[VHDL编程] Timing-

说明：利用verilog设计的停车场中的计数器计时器和计费器，完成智能管理效果-Use the counter timer and meter parking lot in the Verilog design, intelligent management
<陆晓忆> 在 2025-06-24 上传 | 大小：5kb | 下载：0

[VHDL编程] traffic

说明：学习VHDL语言入门程序——交通灯。对理解时序关系和VHDL基本语法很有帮助。-Learning VHDL language entry procedures- traffic lights. Understanding of the relationship between the timing and VHDL basic grammar.
<唐宏伟> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] clock

说明：利用VHDL语言实现了时、分、秒的计时，并在七段数码管显示出来。-Using VHDL language realize the hours, minutes and seconds of time, and in the seven-segment LED display.
<唐宏伟> 在 2025-06-24 上传 | 大小：5kb | 下载：0

[VHDL编程] dac_900

说明：DAC900芯片驱动的Verilog语言描述，亲测可用。另外的是FIR滤波代码和DDS波形发生器的代码。既可单独使用，也可以整合在一起。-DAC900 chips driven Verilog language descr iption, pro-test available. Another is the FIR filter code and DDS waveform generator code. Either used alone or can be integrated.
<唐宏伟> 在 2025-06-24 上传 | 大小：42kb | 下载：0

[VHDL编程] ads822

说明：自己用Verilog语言写的ADS822芯片的驱动，亲测可用。其他并行ADC芯片也可以用。-Verilog language used to write their own drivers ADS822 chips, pro-test available. Other parallel ADC chips can also be used.
<唐宏伟> 在 2025-06-24 上传 | 大小：2kb | 下载：1

[VHDL编程] dual_ram

说明：在ISE中测试双端口RAM的源码，结合DDS可以通过Isim仿真直接测试RAM IP核的使用是否正常。-Dual-port RAM test source code in ISE, the binding DDS RAM IP core can be directly tested whether the use of the normal simulation.
<唐宏伟> 在 2025-06-24 上传 | 大小：2kb | 下载：0

[VHDL编程] camera_bfm

说明：ov7670摄像头功能总线模型的源代码和源代码仿真-ov7670 camera function bus model source code and source code emulation
<音速小飞> 在 2025-06-24 上传 | 大小：69kb | 下载：0

[VHDL编程] crc32

说明：该文件主要描述的是crc算法的实现，是8bit输入，输出的是32bit的crc校验码-The document is to achieve crc algorithm described is 8bit input, the output is a 32bit crc checksum
<音速小飞> 在 2025-06-24 上传 | 大小：230kb | 下载：0

[VHDL编程] FPGAforlcdDisplay

说明：FPGA ship FOR LCD display, the LCD is 12864.有兴趣的初学者可以看看，高手绕过。-FPGA ship FOR LCD display, the LCD is 12864 MODEL.
<wuweibiao> 在 2025-06-24 上传 | 大小：4.96mb | 下载：0

[VHDL编程] Quadrotor_control

说明：基于xilinx FPGA的四旋翼简单控制系统ISE14.1工程文件。于spartan-6上验证成功。-Quadrotor control system based on Xilinx FPGA.
<Rangi Lyu> 在 2025-06-24 上传 | 大小：1.51mb | 下载：0

[VHDL编程] conv

说明：16位的卷积器 直接套用公式编写，执行正确-conv
<李二> 在 2025-06-24 上传 | 大小：5.35mb | 下载：0

[VHDL编程] DAC

说明：DACADC资料，10bit300MSsDAC6V输出摆动； 10bit500MSPS分段DAC性能优化；用DAC产生Nyquist-WDM信号等-DACADC information, 10bit300MSsDAC6V output swing 10bit500MSPS segmented DAC performance optimization produced by DAC Nyquist-WDM signals
<wangfang> 在 2025-06-24 上传 | 大小：6.8mb | 下载：0