资源列表

« 1 2 ... .78 .79 .80 .81 .82 3883.84 .85 .86 .87 .88 ... 4310 »

[VHDL编程fangbo

说明:将运动控制卡的方向信号与脉冲信号转换为两路正交方波信号信号(模拟光栅信号)-The direction of the signal and the pulse signal is converted motion control card for two orthogonal square wave signal signal (analog signal raster)
<黄海> 在 2025-06-24 上传 | 大小:2.88mb | 下载:0

[VHDL编程LcdCtrl

说明:FPGA控制12864液晶屏,16位总线实现数据及指令发送,配合SPI模块可控制SPI型液晶屏,程序中包含液晶的初始化指令,实际使用过-FPGA control 12864 LCD screen, 16-bit bus for transmitting data and instructions, with the SPI module can control SPI LCD screen, LCD initialization instruction program contains, act
<wanglei> 在 2025-06-24 上传 | 大小:2kb | 下载:0

[VHDL编程24Bit_Spi

说明:24位数据转化为SPI指令,注释详细,位宽可自行更改,适用于多位数据转化为串行数据,实测可用-For SPI instructions, detailed notes, bit width can be self change, applicable to a number of data conversion for the serial data can be measured 24 bit data transformation
<wanglei> 在 2025-06-24 上传 | 大小:1kb | 下载:0

[VHDL编程eluosi_game

说明:使用Quartus II 9.1完成俄罗斯方块游戏,只要使用有VGA和键盘接口的FPGA开发板就行实现。操作简单,使用的是VHDL和Verilog语言-Use the Quartus II 9.1 to complete the tetris game, as long as you use a VGA and keyboard interface implementation of FPGA development board. The operation is simple, the use
<韩闯> 在 2025-06-24 上传 | 大小:2.08mb | 下载:0

[VHDL编程fpga-fir

说明:使用Quartus II 9.1完成低通FIR滤波器的实现,在任意开发板上都能实现。操作简单,使用的是VHDL和Verilog语言-Use the Quartus II 9.1 the realization of the complete low pass FIR filter, can be implemented in any development board. The operation is simple, the use of VHDL and the Verilog langua
<韩闯> 在 2025-06-24 上传 | 大小:1.34mb | 下载:0

[VHDL编程post_norm_fmul2

说明:Post_norm_fmul2 vhdl code
<farnaz> 在 2025-06-24 上传 | 大小:6kb | 下载:0

[VHDL编程mulfp

说明:Mulfp for vhdl coddin-Mulfp for vhdl coddingg
<farnaz> 在 2025-06-24 上传 | 大小:11kb | 下载:0

[VHDL编程FLOAT

说明:Floating point vhdl coding
<farnaz> 在 2025-06-24 上传 | 大小:2kb | 下载:0

[VHDL编程fpu_arch

说明:Floating point architecture
<farnaz> 在 2025-06-24 上传 | 大小:5kb | 下载:0

[VHDL编程khanom-heydari

说明:Floaaattiing poiiint for vhd-Floaaattiing poiiint for vhdlll
<farnaz> 在 2025-06-24 上传 | 大小:177kb | 下载:0

[VHDL编程polyphaseFIR_1v0

说明:polyphase fir dilter
<arjun> 在 2025-06-24 上传 | 大小:37kb | 下载:0

[VHDL编程reset_syn

说明:复位信号的处理,实现“异步清零,同步释放”的功能。-Reset signal processing, " asynchronous clear, synchronous release" function.
<小白> 在 2025-06-24 上传 | 大小:1kb | 下载:0
« 1 2 ... .78 .79 .80 .81 .82 3883.84 .85 .86 .87 .88 ... 4310 »

源码中国 www.ymcn.org