[VHDL编程] a_vhd_16550_uart

说明：Using the UART core is the similar to using the standard 16550 UART, expect that the FIFO’s are always enabled, and there is no sticky parity.
<丁一> 在 2025-06-24 上传 | 大小：128kb | 下载：0

[VHDL编程] fpu_double

说明：The Verilog version of the code is in folder “fpu_double”, and the VHDL version is in folder “double_fpu”. There is a readme file in each folder, and a testbench file to simulate each core. These cores are designed to meet the IEEE 754 standard f
<丁一> 在 2025-06-24 上传 | 大小：239kb | 下载：0

[VHDL编程] Divide

说明：This a divider verilog code
<Kumar> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] ALU

说明：This MIPS ALU verilog code-This is MIPS ALU verilog code
<Kumar> 在 2025-06-24 上传 | 大小：3kb | 下载：0

[VHDL编程] Mux4

说明：This Mux4 verilog code.-This is Mux4 verilog code.
<Kumar> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] Control

说明：Datapath Controller verilog code
<Kumar> 在 2025-06-24 上传 | 大小：4kb | 下载：0

[VHDL编程] MemControl

说明：Memory Controller verilog code.
<Kumar> 在 2025-06-24 上传 | 大小：3kb | 下载：1

[VHDL编程] FPGA-Source-Code_VHDL

说明：cypress fx2lp slave fifo fpga控制端源码-source code of FX2LP_SLAVE_FIFO CONTROLLER S
<赵> 在 2025-06-24 上传 | 大小：1.12mb | 下载：0

[VHDL编程] hbfir

说明：31阶半带滤波器，源代码，调用ram实现了多路复用，目前测试了八路-31order,halfband fir ,multi-channel
<马乾> 在 2025-06-24 上传 | 大小：4kb | 下载：0

[VHDL编程] iir

说明：八阶巴特沃兹iir数字滤波器，四个二阶节，verilog代码实现，多路分时复用-batterworth，iir，8order，four second order section
<马乾> 在 2025-06-24 上传 | 大小：6kb | 下载：0

[VHDL编程] DA_filter_in_xilinx

说明：Xilinx distributed arithmetic FIR filter basics.
<kinjal> 在 2025-06-24 上传 | 大小：2.28mb | 下载：0

[VHDL编程] FPGA_on_radar

说明：FPGA技术 北京理工大学PPT 在雷达上的应用-PPT FPGA technology used in the radar
<bill> 在 2025-06-24 上传 | 大小：1.69mb | 下载：0