[VHDL编程] spi_module

说明：使用FPGA编辑Verilog语言来实现控制SPI，完成SPI时序，并在该时序下实现数据的传输和接收。-FPGA and SPI
<gxb> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] i2c_latest.tar

说明：可综合iic从机模块，通过modelsim仿真-Synthesizable iic slave module.Modelsim simulation passed.
<yxd> 在 2025-06-24 上传 | 大小：1.41mb | 下载：0

[VHDL编程] mariobros

说明：simula la musica de mario bros por medio de sonidos mediante una fpga-simula la musica de mario bros por medio de sonidos mediante una fpga
<jesssk> 在 2025-06-24 上传 | 大小：994kb | 下载：0

[VHDL编程] MAX197-5STATE

说明：使用Verilog在Quartus II下编写的MAX197 AD采集程序，系统时钟50MHz。经测试完全可使用。-Use Verilog in Quartus II prepared MAX197 AD collection procedures, the system clock 50MHz. Tested fully use.
<carlosdon> 在 2025-06-24 上传 | 大小：10.35mb | 下载：0

[VHDL编程] DA_TLC5620

说明：TLV5620 Verilog程序,实现多通道DA模块控制，波形信号输出。-Verilog TLV5620 program to achieve multi-channel DA module control, waveform signal output.
<张工> 在 2025-06-24 上传 | 大小：4.82mb | 下载：0

[VHDL编程] AD_TLC549CP

说明：控制 TLC549 芯片的 AD 转换，将相应的模拟量转化为数字量，并将数字量通过数码管显示。-Control TLC549 chip AD conversion, the corresponding analog into digital quantity, and digital quantity through the digital tube display.
<张工> 在 2025-06-24 上传 | 大小：5.18mb | 下载：0

[VHDL编程] beep

说明：基于quartusii 设计fpga蜂鸣器实验,检测蜂鸣器是否正常工作，-Based quartusii design fpga buzzer experiments, testing the buzzer is working,
<杨吉> 在 2025-06-24 上传 | 大小：2.94mb | 下载：0

[VHDL编程] Lab01

说明：verilog 入门练习，包括完整的Verilog实例，包括仿真的所有文件，主要是关于寄存器定义、名称映射、RS触发器定义等内容-verilog Getting exercises, including full Verilog examples, including all documents simulation, mainly on the register definition, name mapping, RS trigger definition, etc.
<gaobo> 在 2025-06-24 上传 | 大小：12kb | 下载：0

[VHDL编程] Part3

说明：This program is developed for altera DE2 board. It consist of a real time clock with time set and reset.
<nisal senarathne> 在 2025-06-24 上传 | 大小：842kb | 下载：0

[VHDL编程] manma

说明：主要功能是实现曼彻斯特码码编码功能，内附测试程序（verilog语言编写）。-The main function is to achieve Manchester coding functions, enclosing the test program (verilog language).
<史成强> 在 2025-06-24 上传 | 大小：5kb | 下载：0

[VHDL编程] dianzhen1616

说明：16*16点阵动态滚动显示VHDL四个字母 共有5个模块，4个子模块，top是顶层模块 1.control，产生地址信号，用来读取数据 2.data_store,64组数据，4*16，根据输入地址来输出对应的数据 3.freq，分频模块，由50M主时钟进行分频，得到系统所需的各个频率 4.display,控制点阵模块，将得到的数据进行输出-display VHDL on 16*16 dot matrix
<maxiaobo> 在 2025-06-24 上传 | 大小：6.03mb | 下载：0

[VHDL编程] jiaotongdeng

说明：VHDL语言实现模拟交通灯的运行，55s红，5s黄，30s绿灯切换，用led显示，同时在数码管上显示倒计时。内含详细说明以及仿真图-use VHDL language, traffic light and display time on segment-led
<maxiaobo> 在 2025-06-24 上传 | 大小：1.51mb | 下载：0