[VHDL编程] Example3

说明：含异步清零和同步使能的加法计数器 二进制计数器是应用最多、功能最全的计数器之一，含异步清零和同步使能 的加法计数器的具体工作过程-Including synchronous and asynchronous clear to enable the addition counter binary counter is the most widely used one of the most versatile counter with asynchronous clear and spec
<贺泽伟> 在 2025-06-14 上传 | 大小：3kb | 下载：0

[VHDL编程] Example4

说明：八位七段数码管动态显示电路设计 使用的是两个四位一体、共阴极七段数码管 学习 VHDL 的 CASE 语句及多层次设计方法-Dynamic eight seven-segment LED display circuit design uses two one four, 7-segment LED common learning CASE statement VHDL design methods and the multi-level
<贺泽伟> 在 2025-06-14 上传 | 大小：3kb | 下载：0

[VHDL编程] Example5

说明：数控分频器设计 数控分频器的功能就是当输入端给定不同的输入数据时， 分频器对输入时钟 信号有不同的分频比，数控分频器就是用计数值可并行预置的加法计数器来设计 完成的，方法是将计数溢出位与预置数装载信号相接得到-NC NC divider divider design feature is that when the given input different input data, the frequency divider with a different frequency di
<贺泽伟> 在 2025-06-14 上传 | 大小：3kb | 下载：0

[VHDL编程] paobiao

说明：使用verilog实现跑表计时功能,已经验证过，能够实现功能-Use verilog to achieve run time function
<yang> 在 2025-06-14 上传 | 大小：16.32mb | 下载：0

[VHDL编程] arinc429_transmitter

说明：Simple Arinc-429 transmitter channel descr iption on Verilog HDL with parameterized DATA FIFO.
<scnn86> 在 2025-06-14 上传 | 大小：4kb | 下载：2

[VHDL编程] apb_spi

说明：Simple SPI interface realization on Verilog HDL with parameterized FIFO and APB interface
<scnn86> 在 2025-06-14 上传 | 大小：11kb | 下载：0

[VHDL编程] apb_i2c

说明：Simple realization of I2C interface on System Verilog HDL with support of interrupt generation.
<scnn86> 在 2025-06-14 上传 | 大小：6kb | 下载：0

[VHDL编程] ahb_ebc

说明：Sipmle external bus controller realization on Verilog HDL with AHB interface. Support RAM/ROM/NAND Flash devices.
<scnn86> 在 2025-06-14 上传 | 大小：10kb | 下载：0

[VHDL编程] timer

说明：Simple 32-bit timer realization with APB interface with support of interrupt generation and switching clock source.
<scnn86> 在 2025-06-14 上传 | 大小：3kb | 下载：0

[VHDL编程] jtag_slave.4

说明：1.1 Compliant with IEEE 1149.1 1.2 Support mandatory BYPASS, SAMPLE/PRELOAD, EXTEST instructions 1.3 Support user register connection beetween TDI-TDO 1.4 Boundary-scan register consist of cell type BC_1
<scnn86> 在 2025-06-14 上传 | 大小：2kb | 下载：0

[VHDL编程] adc7606

说明：给FPGA程序，使之产生信号，驱动AD7606读取数据，并行模式。-give FPGA signal to read AD7606
<冯琨> 在 2025-06-14 上传 | 大小：1kb | 下载：1

[VHDL编程] vhdl

说明：（1） 在十字路口的两个方向上各设一组红、绿、黄灯，显示顺序依次为红灯-绿灯-黄灯-红灯。 南北方向和东西方向红灯绿灯相反。南北方向红灯显示时间为东西方向黄绿灯显示时间的总和，同理，东西方向红灯显示时间为南北方向黄绿灯显示时间的总和。 （2） 设置一组数码管，以倒计时的方式显示允许通行或禁止通行的时间，其中绿灯、黄灯、 红灯的持续时间分别是7s、2s和9s。 -(1) a set of red, green and yellow lights are arranged in each
<陈杰> 在 2025-06-14 上传 | 大小：1.02mb | 下载：0