[VHDL编程] Verilog-fmq

说明：FPGA驱动蜂鸣器，Verilog语言，蜂鸣器奏乐-FPGA driver buzzer, Verilog language, buzzer music
<刘胜毅> 在 2025-07-23 上传 | 大小：133kb | 下载：0

[VHDL编程] Multiplier

说明：复用全加器来实现乘法器, 通过从右到左互为输入输出，实现低位计算。最左向高位输出。具体要求请参见附带的PDF。-Multiplexing a multiplier to achieve full adder, input and output by each other right to left, the least significant bits is calculated. Most left output to high. Specific requirements Refer to
<Wind> 在 2025-07-23 上传 | 大小：370kb | 下载：0

[VHDL编程] Bin2BCD

说明：FPGA代码，使用Verilog HDL语言实现4 bit二进制转换成BCD代码。原理是移位加三。-FPGA code, using Verilog HDL language is converted into a binary 4 bit BCD code. The principle is Shift-Add-3 .
<Wind> 在 2025-07-23 上传 | 大小：5.5mb | 下载：0

[VHDL编程] fft4_T

说明：4点FFT处理器设计，流水线式结构。采用状态机，不停地循环。-4-point FFT processor design, pipelined structure. Using the state machine, keep the cycle.
<王岩> 在 2025-07-23 上传 | 大小：775kb | 下载：0

[VHDL编程] show1234in01

说明：基于quartus软件上的多位数码管，可用于显示1234.-Based on the number of digital quartus software can be used to display 1234.
<wu> 在 2025-07-23 上传 | 大小：353kb | 下载：0

[VHDL编程] fpga errata

说明：dont download it, because it is fake
<friede17> 在 2017-04-22 上传 | 大小：109.03kb | 下载：0

[VHDL编程] pingpang_ram

说明：乒乓RAM静态随机存储器的控制，用于解决数据流连续存储问题。-Ping pong RAM static random access control, to solve the problem of continuous data flow storage.
<fengdelong> 在 2025-07-23 上传 | 大小：2.12mb | 下载：0

[VHDL编程] CommunicationICdesign

说明：通信IC设计的附件里面是通信IC设计这本书各章节的源代码非常详细有利于fpga通信开发-Communication IC design of the annex which is the communication IC design The chapters of the book are very detailed in the source code is conducive to fpga communication development
<许睿> 在 2025-07-23 上传 | 大小：36.87mb | 下载：0

[VHDL编程] sdram_ov7670_vga

说明：基于FPGA的CMOS摄像头视频采集传输，lcd显示。-FPGA-based CMOS camera video capture transmission, lcd display.
<hecong> 在 2025-07-23 上传 | 大小：7.48mb | 下载：0

[VHDL编程] FIR_lowpass

说明：一个FIR低通滤波器的fpga源码，可以应用于通信调制成型滤波器参考代码-A FIR low-pass filter in the fpga source code, can be used in the communication reference code modulation shaping filter
<右下角> 在 2025-07-23 上传 | 大小：1kb | 下载：0

[VHDL编程] interpolate4

说明：调制信号后4倍内插的verilog代码，用于基带成型滤波器输入数据-4 times after modulation signal interpolation verilog code, used to baseband shaping filter input data
<右下角> 在 2025-07-23 上传 | 大小：1kb | 下载：0

[VHDL编程] dfe_filter

说明：DEF算法的FIR滤波器verilog代码，内有乘法器IP核，可直接仿真使用-DEF algorithm for FIR filter verilog code with multiplier IP core, can be directly used simulation
<右下角> 在 2025-07-23 上传 | 大小：2kb | 下载：0