资源列表
[VHDL编程] vscnfet_1_0_1
说明:CNFET VS-MODEL verilog-A 描述,用于Hspice仿真模型,优化MOSFET性能- stanford<kasang> 在 2025-07-05 上传 | 大小:7kb | 下载:0
[VHDL编程] intro_to_quartus2_chinese
说明:ALTER公司的官方版Quartus® II 简介,包括基本的设计流程,布线等 -ALTER s official version of the Quartus® II profile, including the basic design process, wiring and so on<辛成> 在 2025-07-05 上传 | 大小:1.99mb | 下载:0
[VHDL编程] tlc549uart
说明:利用EP2C8Q208C8N芯片控制串口通信,FPGA,Verilog-Using EP2C8Q208C8N chip control serial communication, FPGA, Verilog<黄晓笛> 在 2025-07-05 上传 | 大小:615kb | 下载:0
[VHDL编程] Phase_collect04
说明:用于FPGA控制传感器采集程序并进行存储.通过RAM进行存储。-FPGA control program for collecting and storing the sensor. Stored by the RAM.<刘莱> 在 2025-07-05 上传 | 大小:3.44mb | 下载:0
[VHDL编程] 2_CMOS_OV7725_Gray_Sobel
说明:基于Quartus II 的灰度边缘检测源码,从输入端获取信息,可输出灰度边缘化图像,需要一定设备-Gray edge detection based on Quartus II source, obtaining information the input end, images can be output gray scale marginalized, need certain equipment< 黄洁锋> 在 2025-07-05 上传 | 大小:8.75mb | 下载:1
[VHDL编程] 3_FirFullSerial
说明:基于Quartus II 13.0的FirFullSerial工程设计基本流程,内含详细doc文档-Based on Quartus II 13.0 FirFullSerial basic engineering design process, it contains a detailed doc document<Keyonwho> 在 2025-07-05 上传 | 大小:15.31mb | 下载:0
[VHDL编程] 5_Gray_Mean_Filter
说明:均值滤波是典型的线性滤波算法,(Verilog HDL)设计所需的模块有: (1)带PLL的全局时钟管理模块 system_ctrl_pll.v (2)OV7725 COMS Sensor的初始化模块 i2c_timing_ctrl、I2C_OV7725_RGB565_Conofig (3)OV7725 COMS Sensor的视频信号采集模块COMS_Capture_RGB565 (4)SDRAM数据交互控制器Sdram_Control_2Port (5)VGA时序<Keyonwho> 在 2025-07-05 上传 | 大小:8.48mb | 下载:0
[VHDL编程] HDB3
说明:针对数字基带传输系统中HDB3信号的特点,采用基于FPGA的Verilog HDL语言,实现HDB3数字基带信号的编码器设计,共有插V、插B、单双极性变换模块,最终能在FPGA实现。-For digital baseband transmission system HDB3 signal characteristics, based on FPGA Verilog HDL language, designed to achieve HDB3 encoder digital baseband si<丁一> 在 2025-07-05 上传 | 大小:322kb | 下载:0