资源列表

« 1 2 ... .21 .22 .23 .24 .25 4026.27 .28 .29 .30 .31 ... 4310 »

[VHDL编程cortex_m0_mcu_system_synopsys

说明:cortex m0 mcu system synopsys verilog code
<陈显亮> 在 2025-07-04 上传 | 大小:29kb | 下载:0

[VHDL编程class11

说明:uart串口发送模块,其中filter为按键消抖-Uart serial send module, where filter is the key to shake
<bh> 在 2025-07-04 上传 | 大小:2.21mb | 下载:0

[VHDL编程class12

说明:uart串口接收模块,对接收的数据串转并-Uart serial port receiving module, the received data string and turn
<bh> 在 2025-07-04 上传 | 大小:2.26mb | 下载:0

[VHDL编程project_1

说明:Creation of FPGA-based device. circuit represents a simple device, containing D Flip-Flop with optional asynchronous Reset inputs and AND logic gate
<Tasko> 在 2025-07-04 上传 | 大小:201kb | 下载:0

[VHDL编程DEL_MEMDAC

说明:memristor based digital to analog converter a prototype model vhdl code
<divyaramkumar> 在 2025-07-04 上传 | 大小:128kb | 下载:0

[VHDL编程NOC_SIMULATION-OUTPUTS

说明:this document consists of network on chip simulation screenshots and results
<divyaramkumar> 在 2025-07-04 上传 | 大小:245kb | 下载:0

[VHDL编程noc

说明:this the final project report on VHDL development on noc-this is the final project report on VHDL development on noc
<divyaramkumar> 在 2025-07-04 上传 | 大小:798kb | 下载:0

[VHDL编程REPORT(1)

说明:final sem project report completed one on network on chip data processing
<divyaramkumar> 在 2025-07-04 上传 | 大小:798kb | 下载:0

[VHDL编程OSCFAR

说明:OSCFAR中最重要的排序算法实现,单周期输出一组数据排序之后的特定序号的数值,作为CFAR的参考值。-OSCFAR the most important sorting algorithm to achieve a single cycle of a set of data after sorting the number of specific serial number, as a reference value of CFAR.
<wang> 在 2025-07-04 上传 | 大小:3kb | 下载:0

[VHDL编程The_Zynq_Book

说明:一本全面介绍ZYNQ的外文书籍,深入浅出,并结合实例讲述很精湛。-A comprehensive introduction to ZYNQ foreign language books, easy to understand, combined with examples of very skilled.
<wang> 在 2025-07-04 上传 | 大小:22.61mb | 下载:0

[VHDL编程The_Zynq_Book_ebook_chinese

说明:一本全面介绍ZYNQ的译本书籍,深入浅出,并结合实例讲述很精湛。-A comprehensive introduction to ZYNQ translation books, easy to understand, combined with examples of very skilled.
<wang> 在 2025-07-04 上传 | 大小:23.19mb | 下载:0

[VHDL编程ad7606_verilog

说明:使用FPGA 2V1000系列进行AD控制-use FPGA 2V1000 to control AD
<胡乔朋> 在 2025-07-04 上传 | 大小:2kb | 下载:0
« 1 2 ... .21 .22 .23 .24 .25 4026.27 .28 .29 .30 .31 ... 4310 »

源码中国 www.ymcn.org