[VHDL编程] ddr3_rw_ctrl

说明：verilog基于DDR3 xilinx IP核 的DDR3的读写控制，方便学习(it is based on DDR3 IP core of xilinx)
<superali > 在 2025-06-11 上传 | 大小：1kb | 下载：1

[VHDL编程] E_2011

说明：生成了一个M序列，适用于2011年全国电子设计竞赛的F题(A M sequence is generated that applies to the F question of the 2011 National Electronic Design Competition)
<安珍妮 > 在 2025-06-11 上传 | 大小：689kb | 下载：0

[VHDL编程] 27_adda_test

说明：ADDA模块的代码，适用于黑金FPGA开发板，35M采样速率(The ADDA module code applies to the black gold FPGA development board, the 35M sampling rate)
<安珍妮 > 在 2025-06-11 上传 | 大小：5.7mb | 下载：0

[VHDL编程] 12864

说明：lcd12864静态显示，不可实时显示数据。(The lcd12864 static display, cannot display the data in real time.)
<qwer_sun > 在 2025-06-11 上传 | 大小：2.32mb | 下载：0

[VHDL编程] cameralinkin_2_axis

说明：cameralink转axi_stream接口(cameralink to axi_stream)
<哈哈圈 > 在 2025-06-11 上传 | 大小：1kb | 下载：0

[VHDL编程] flash_test

说明：使用Verilog HDL语言驱动FPGA读写flash(FPGA read and write flash)
<xyheng > 在 2025-06-11 上传 | 大小：1kb | 下载：0

[VHDL编程] KEYPD

说明：Keypad sample. Vhdl language
<Wens > 在 2025-06-11 上传 | 大小：1kb | 下载：0

[VHDL编程] JBD

说明：基本的D触发器，可实现基本的保持功能。输入到输出不变。(The basic D flip flops enable basic retention functions. Input to output remain unchanged.)
<紫芩 > 在 2025-06-11 上传 | 大小：3kb | 下载：0

[VHDL编程] T_0D

说明：带同步清0、同步置1的D触发器模块。希望能够帮到大家。(D trigger module with synchronous clear 0 and synchronous setting 1. I hope I can help you.)
<紫芩 > 在 2025-06-11 上传 | 大小：2.8mb | 下载：0

[VHDL编程] Y_0D

说明：带同步置1、异步清0的D触发器。详细的讲解，易懂。(D flip-flop with synchronous 1 and asynchronous clear 0. Detailed explanation, easy to understand.)
<紫芩 > 在 2025-06-11 上传 | 大小：2.82mb | 下载：0

[VHDL编程] m_manche

说明：有关于M序列的曼彻斯特编码，亲自验证有效。(The Manchester code of the M sequence is personally validated.)
<紫芩 > 在 2025-06-11 上传 | 大小：2.96mb | 下载：0

[VHDL编程] diver

说明：根据芯片的始终频率进行分频，可调节占空比。容易实现。(The frequency division is carried out according to the chip frequency at all times, and the duty cycle is adjusted. Easy to implement.)
<紫芩 > 在 2025-06-11 上传 | 大小：2.93mb | 下载：0