[VHDL编程] m_sequence

说明：基于fpga verilog语言生成的m序列。(Generating m sequences based on FPGA)
<Wujinlin > 在 2025-06-08 上传 | 大小：2.9mb | 下载：0

[VHDL编程] full_license

说明：quartus9.0 全功能license(quartus9.0 full license)
<CSCSCSCSCS > 在 2025-06-08 上传 | 大小：2kb | 下载：0

[VHDL编程] VHDL——如何写简单的testbench

说明：基于VHDL的testbench编写攻略(VHDL based on the preparation of testbench Raiders)
<onewayxiang > 在 2025-06-08 上传 | 大小：20kb | 下载：0

[VHDL编程] Helloworld

说明：VERILOG HDL HELLO WORLD
<fforever > 在 2025-06-08 上传 | 大小：115kb | 下载：0

[VHDL编程] c_crc16

说明：CRC 16 development code
<asraj > 在 2025-06-08 上传 | 大小：2kb | 下载：0

[VHDL编程] spi_vip

说明：SPI verifcation in sv
<nani426 > 在 2025-06-08 上传 | 大小：226kb | 下载：0

[VHDL编程] SRAM_code

说明：SRAM code in verilog
<nani426 > 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] DE1_TOP

说明：ad转换DE1板子，14位AD，并行AD转换(AD conversion DE1 board, 14 bit AD, parallel AD conversion)
<loser_pl > 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] snake

说明：Gradient Vector Flow (GVF) snake is one kind of active contours - curves that can move within images to find the boundaries of objects. 3D active contours are also known as deformable models. GVF snake begins with calculating the GVF force field over
<jeffsantana > 在 2025-06-08 上传 | 大小：227kb | 下载：0

[VHDL编程] sdram controller

说明：Introduction Synchronous DRAMs have become the memory standard in many designs. They provide substantial advances in DRAM performance. They synchronously burst data at clock speeds presently up to 143MHz. They also provide hidden precharge time and t
<Robuster > 在 2025-06-08 上传 | 大小：8kb | 下载：2

[VHDL编程] program

说明：Built in self test to such that it generates non redundant inputs to tester using the concept of galois based primitive polynomial.
<Bela > 在 2025-06-08 上传 | 大小：7kb | 下载：0

[VHDL编程] led4

说明：数码管动态显示，显示的字符大概14位，动态扫描时间1ms，还是挺好用的(Digital tube dynamic display)
<小白兄弟 > 在 2025-06-08 上传 | 大小：38.1mb | 下载：0