资源列表
[VHDL编程] mstr_mem32
说明:Master MemoryExamples for MT32 v1.0.0 Rtl core -Master MemoryExamples for MT32 v1.0.0 Rtl core<李晓媛> 在 2025-06-08 上传 | 大小:29kb | 下载:0
[VHDL编程] pci_express_crc
说明:PCI express CRC rtl core for Fpga/asic Designer<李晓媛> 在 2025-06-08 上传 | 大小:198kb | 下载:0
[VHDL编程] zyj
说明:包含了电子时钟的主要功能,输入CLK为1KHZ,输出为动态扫描8段CLD显示.有闹铃,正点报时,时间调整.调整时能够闪烁显示.本时钟为24小时制.课程设计优秀通过.运行平台:MAX+PLUS2.-Contains the main function of the electronic clock, input CLK for 1KHZ, output for the dynamic scan 8 CLD show. There are alarm, on-time time, time to a<zyj> 在 2025-06-08 上传 | 大小:5kb | 下载:0
[VHDL编程] trafficcontrol
说明:十字路*通控制器,主,支路的交通灯控制,带左拐的信号灯.-Crossroads traffic controllers, the main, the slip road traffic lights control, with the lights left.<黄健> 在 2025-06-08 上传 | 大小:1kb | 下载:0