资源列表
[VHDL编程] bmul32_test
说明:32位并行乘法器的测试文件,已经经过验证,可以直接使用-32-bit parallel multiplier test paper has been verified, you can directly use<zh> 在 2025-06-08 上传 | 大小:1kb | 下载:0
[VHDL编程] VerilogHDLdigitaldesigncode
说明:Vlerilog HDL高级数字设计源码,有兴趣者可以来看看,保证是完整版-Advanced Digital Design Vlerilog HDL source, who are interested can look at it, guaranteed to be the full version<zhyu> 在 2025-06-08 上传 | 大小:913kb | 下载:0
[VHDL编程] verilog_shili
说明:计数器 锁存器 12位寄存器 带load,clr等功能的寄存器 双向脚(clocked bidirectional pin) 一个简单的状态机 一个同步状态机 用状态机设计的交通灯控制器 数据接口 一个简单的UART 测试向量(Test Bench)举例: 加法器源程序 相应加法器的测试向量test bench)-Counter latch 12 registers with load, clr functions such as two-foot r<> 在 2025-06-08 上传 | 大小:11kb | 下载:0
[VHDL编程] DE2_SD_Card_Audio
说明:NIOSII,关于MP3的源代码,用SOPC+NIOSII平台开发的,可以运行,代码详细.大家放心使用,不懂可以问我.自己写的.-NIOSII, on the MP3 source code, using SOPC+ NIOSII platform, you can run the code in detail. Members can rest assured the use, you may ask, I do not know. Wrote it myself.<梁佳明> 在 2025-06-08 上传 | 大小:1.52mb | 下载:0
[VHDL编程] VHDL
说明:源代码不同软件对VHDL语法的支持范围是不一样的,以下程序中的某些语句可能不能运行在所有的软件平台之上,因此程序可能要作一些修改,同时务必注意阅读程序中的注释。-Source code for different types of software support for VHDL grammar is not the same as the scope, the following procedures for some of the statements may not be able to<> 在 2025-06-08 上传 | 大小:637kb | 下载:0