资源列表
[VHDL编程] Verilog_traffic
说明:若农场路无车辆,则在高速路保持绿灯。在探测农场路有车辆,高速路上的交通灯应由绿到黄,再到红,并允许农场路方向灯变绿,绿灯亮一段时间,由绿变黄再到红。(If there is no vehicle on the farm road, keep the green light on the highway. There are vehicles on the farm road, the traffic lights on the high speed road should be green to<大家都是萌 > 在 2025-06-11 上传 | 大小:15kb | 下载:0
[VHDL编程] ldpc_encoder_802_3an
说明:ldpc_encoder for 802.3an<jerryliu025 > 在 2025-06-11 上传 | 大小:1.1mb | 下载:0
[VHDL编程] ece385sp16_lab4_adders
说明:加法器, 三种加法器的实现。不同的逻辑速度和逻辑结构(adders, three types of them)<wuhaonan > 在 2025-06-11 上传 | 大小:3kb | 下载:0
[VHDL编程] py2cmod-0.1.2.tar
说明:this is a scoerboarding algorithm<jackson111 > 在 2025-06-11 上传 | 大小:14kb | 下载:0
[VHDL编程] dds6_ise12migration
说明:以DE2为开发平台,采用Veriolg语言编程,实现了DDS信号输出,频率,步进,波形输出均可调,采用Modelsim以及FPGA内嵌逻辑分析仪验证设计的正确性,可以满足一定的工程需求。(With DE2 as the development platform and Veriolg language programming, the DDS signal output, frequency, step and waveform output can be adjusted. The corre<小小猪猪猪 > 在 2025-06-11 上传 | 大小:3.25mb | 下载:0