[VHDL编程] 7f8da115f83d72b263e5818b9374e466

说明：PLL configuration using FPGA IN VERILOG LANGUAGE FOR BEGINNER
<nassrou> 在 2025-06-12 上传 | 大小：1.55mb | 下载：0

[VHDL编程] 08167129pllverilog

说明：PLL CONFIGUARTION USING FOAGA IN VERILOG LANGUAGE
<nassrou> 在 2025-06-12 上传 | 大小：192kb | 下载：0

[VHDL编程] 17416335PLLfpgapaper

说明：PLL CONFIGURATION USING FPGA IN VERILOG LANGUAGE
<nassrou> 在 2025-06-12 上传 | 大小：280kb | 下载：0

[VHDL编程] 31767694FPGA-PLL

说明：PLL CONFIGURATION USING FPGA
<nassrou> 在 2025-06-12 上传 | 大小：324kb | 下载：0

[VHDL编程] 37148515LC

说明：PLL CONFIGUARTION USING FPGA
<nassrou> 在 2025-06-12 上传 | 大小：286kb | 下载：0

[VHDL编程] aes-master

说明：aes master by vhdl code and decode
<Nguyen Nam> 在 2025-06-12 上传 | 大小：67kb | 下载：0

[VHDL编程] aes128-hdl-master

说明：Verilog AES hdl key 128 bit code and decode
<Nguyen Nam> 在 2025-06-12 上传 | 大小：836kb | 下载：0

[VHDL编程] aes-project-master

说明：aes project vhdl FPGA
<Nguyen Nam> 在 2025-06-12 上传 | 大小：1.05mb | 下载：0

[VHDL编程] counter

说明：基于FPGA平台的，计数器的简单实现过程(Code based on FPGA, a realization of VHDL/counter)
<yida008> 在 2025-06-12 上传 | 大小：24kb | 下载：0

[VHDL编程] Vivado_2037

说明：vivado 2015.4 lisence
<ji100> 在 2025-06-12 上传 | 大小：2kb | 下载：0

[VHDL编程] seg_1

说明：计时模块，数码管显示，格式：时，分，秒。用于初学者参考学习(Time module, digital tube display, format: time, minute, second)
<1Q84> 在 2025-06-12 上传 | 大小：5.6mb | 下载：0

[VHDL编程] oc8051

说明：oc8051源码 verilog形式 已在FPGA验证(Source code of oc8051)
<Abulei> 在 2025-06-12 上传 | 大小：651kb | 下载：0