[VHDL编程] dds

说明：通过按键控制产生任意频率的方波，正弦波，三角波，锯齿波(Fang Bo, sine wave, triangle wave and sawtooth wave at any frequency are generated by key control)
<HUMBLE.> 在 2025-06-17 上传 | 大小：3.95mb | 下载：0

[VHDL编程] DBSTAR_RGMII

说明：Verilog实现的RGMII和GMII接口转接，适合适配不同PHY芯片接口使用(Verilog implementation of RGMII and GMII interface transfer)
<zhzp> 在 2025-06-17 上传 | 大小：4.9mb | 下载：0

[VHDL编程] RS(204,188)译码器的设计

说明：RS(204,188)译码器说明 原文件： rs_decoder.v（顶层文件）, SyndromeCalc.v（计算伴随式）, BM_KES.v（BM求解关键方程）, Forney.v（Forney算法求误差样值）, CheinSearch.v（搜索错误位置）,ff_mul.v（有限域乘法）。 ROM及初始化文件： rom_inv.v（求逆运算）, rom_power.v（求幂运算）； rom_inv.mif（ROM初始化文件）, rom_po
<HelloFrank0> 在 2025-06-17 上传 | 大小：15kb | 下载：2

[VHDL编程] ddc

说明：下变频采样、本振和滤波三个过程涉及到的详细代码与注释(Detailed code and notes for down conversion sampling, local oscillator and filtering)
<樨卡> 在 2025-06-17 上传 | 大小：3kb | 下载：0

[VHDL编程] Verilog

说明：aes digital audio interface from xilinx
<SiamackBM> 在 2025-06-17 上传 | 大小：48kb | 下载：0

[VHDL编程] ldpc_decoder_802_3an

说明：LDPC的编码模块和解码模块，实现802-3an协议的编码(The module of LDPC to implement the coding of the 802-3an protocol)
<fengyuanzyt> 在 2025-06-17 上传 | 大小：994kb | 下载：0

[VHDL编程] 中级篇03：UART，波特率115200与PC通信

说明：本程序实现FPGA的串口通信功能，可以进行数字字符等的发送，波特率为115200(This program implements the serial communication function of the FPGA, and can transmit digital characters, etc., and the baud rate is 115200.)
<小明d1> 在 2025-06-17 上传 | 大小：10.07mb | 下载：0

[VHDL编程] Altera+OpenCL

说明：Altera的OpenCL主要面向信号处理类应用的客户，是用C语言开发FPGA的利器，开放计算语言(OpenCL)联盟著名的公司有FPGA巨头Altera、两大显卡GPU巨头AMD、英伟达、CPU巨头Intel、软件和服务器巨头IBM以及全世界最大的公司Apple（苹果）等等。不过AMD和英伟达是用GPU实现的OpenCL并行运算，Altera是用FPGA实现并行运算。(Altera's OpenCL is mainly a client for signal processing applic
<CrazyICer> 在 2025-06-17 上传 | 大小：457kb | 下载：0

[VHDL编程] float_mult32x32.v

说明：verilog 语言写的FPGA内部实现硬件浮点乘法器的源码，两个时钟周期完成一次浮点乘法运算(The FPGA language written in Verilog implements the source of the hardware floating point multiplier, and completes the floating point multiplication operation in two clock cycles.)
<orangell> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog俄罗斯方块

说明：本设计是verilog设计的俄罗斯方块，含有所有的源代码。(This design is Verilog designed Tetris, which contains all the source code.)
<未来科技> 在 2025-06-17 上传 | 大小：8.42mb | 下载：0

[VHDL编程] lcd_test

说明：FPGA LCD 显示例程,在AN430的LCD模块上配备一个4.3英寸的天马 TFT-LCD模块(TM043NBH02),显示像 素为480 X 272,包含 LED 背光单元,采用真彩色24位的并行RGB接口和开发板连接(FPGA LCD display routines, equipped with a 4.3 inch AN430 module (TM043NBH02) on the LCD module of the TFT-LCD, displaying images.
<ccclq> 在 2025-06-17 上传 | 大小：784kb | 下载：0

[VHDL编程] Xilinx_Vivado_Design_Suite_HLx_Editions_2018.2

说明：vivado 2018.2 license
<Vanbodh> 在 2025-06-17 上传 | 大小：5kb | 下载：0