资源列表

« 1 2 ... .71 .72 .73 .74 .75 4276.77 .78 .79 .80 .81 ... 4310 »

[VHDL编程VHDL源代码3

说明:VHDL与源代码包-and VHDL source code
<宋涛> 在 2025-05-23 上传 | 大小:9kb | 下载:0

[VHDL编程VHDL源代码4

说明:VHDL与源代码包-and VHDL source code
<宋涛> 在 2025-05-23 上传 | 大小:4kb | 下载:0

[VHDL编程循环冗余校验码

说明:循环冗余校验码(试验报告)-Cyclic Redundancy Check (pilot reports)
<振臂> 在 2025-05-23 上传 | 大小:50kb | 下载:0

[VHDL编程数字频率计(试验报告)

说明:数字频率计(试验报告)适合初学者参考-Digtal Frequency Test(experiment report) suit Raw recruit reference
<振臂> 在 2025-05-23 上传 | 大小:64kb | 下载:0

[VHDL编程7状态机设计

说明:这是“状态机设计(讲稿)”,希望对正在学VHDL的同学有帮助,谢谢!-This is the "state machine design (the scr ipt)", and I hope to learn VHDL is there to help the students, thank you!
<振臂> 在 2025-05-23 上传 | 大小:5.09mb | 下载:0

[VHDL编程VHDL设计进阶

说明:这是“VHDL设计”讲稿,希望对初学者有用,-"VHDL design" scr ipt, useful for beginners, thank you! !
<振臂> 在 2025-05-23 上传 | 大小:864kb | 下载:0

[VHDL编程ieee-std-1364

说明:做EDA的,就不用介绍这个文件了吧,IEEE1364标准(开放)。-done, would not have introduced the document on the bar, IEEE1364 standard (open).
<周贤> 在 2025-05-23 上传 | 大小:1.36mb | 下载:0

[VHDL编程IP core

说明:VHDL ip core的设计,软核的设计方法-VHDL core of the design, soft-core design
<周贤> 在 2025-05-23 上传 | 大小:405kb | 下载:0

[VHDL编程verilog2000

说明:
<周贤> 在 2025-05-23 上传 | 大小:44kb | 下载:0

[VHDL编程Verilog HDL Examples

说明:verilog的入门级别的例子(转载)-Verilog entry-level examples (reproduced)
<周贤> 在 2025-05-23 上传 | 大小:85kb | 下载:0

[VHDL编程fpga学习中常用的缩略语

说明:fpga学习中常用的缩略语-commonly used abbreviations
<周贤> 在 2025-05-23 上传 | 大小:27kb | 下载:0

[VHDL编程max2work

说明:verilog编写实用多功能电子表-Verilog prepared practical multi-function electronic Table
<潘绍明> 在 2025-05-23 上传 | 大小:276kb | 下载:0
« 1 2 ... .71 .72 .73 .74 .75 4276.77 .78 .79 .80 .81 ... 4310 »

源码中国 www.ymcn.org