资源列表

« 1 2 ... .71 .72 .73 .74 .75 4276.77 .78 .79 .80 .81 ... 4310 »

[VHDL编程RS(204-188)decoder

说明: rs_decoder.v(顶层文件), SyndromeCalc.v(计算伴随式), BM_KES.v(BM求解关键方程), Forney.v(Forney算法求误差样值), CheinSearch.v(搜索错误位置),ff_mul.v(有限域乘法)。 ROM及初始化文件: rom_inv.v(求逆运算), rom_power.v(求幂运算); rom_inv.mif(ROM初始化文件), rom_power.mif(ROM初始化文件)。 仿真波形:
<杜洵> 在 2025-06-15 上传 | 大小:15kb | 下载:1

[VHDL编程player

说明:这是我利用Verilog hdl语言写的关于音乐播放器的程序,其中还包括了仿真结果,该播放器播放的是梁祝,希望对学习Verilog hdl的同学有所帮助-This is what I use Verilog hdl language program written on the music player, which also includes the simulation results, the player is Butterfly, I hope to learn Verilog hdl
<宗玥> 在 2025-06-15 上传 | 大小:464kb | 下载:1

[VHDL编程or32-uclinux

说明:OR32arm内核,可进行modelsim仿真并运行UCLINUX操作系统-OR32arm kernel, can be modelsim simulation and run the operating system UCLINUX
<苏杭> 在 2025-06-15 上传 | 大小:15.36mb | 下载:1

[VHDL编程turbo_encode

说明:turbo码的编码程序,verilog HDL,在ISE环境中-turbo code encoding process
<周杨兆> 在 2025-06-15 上传 | 大小:6kb | 下载:1

[VHDL编程MSK

说明:FPGA中实现的MSK调制,带modelsim仿真。实际系统测试通过:载波和调制波信号频率可调。调制框图请参见樊昌信 通信原理247页-MSK modulation implemented in FPGA with modelsim simulation. The actual test system: a carrier wave signal and the modulation frequency is adjustable. See Fan Changxin modulation blo
<王佳兴> 在 2025-06-15 上传 | 大小:1.65mb | 下载:1

[VHDL编程music

说明:在FPGA平台上Verilog实现简易电子琴功能,可直接用Quartus下载到板上运行。-A simple electronic organ function
<刘昊> 在 2025-06-15 上传 | 大小:2.01mb | 下载:1

[VHDL编程ieee1588_megacore_fpga_ip

说明:IEEE1588de FPGA 程序,已测试,可直接用,方便-IEEE1588de FPGA program has been tested, can be directly used to facilitate
<王彦东> 在 2025-06-15 上传 | 大小:2.21mb | 下载:1

[VHDL编程dpll

说明:用verilog编写的全数字锁相环,包括鉴相器,模K计数器,加减脉冲模块和分频模块,都经过验证-verilog based digital phase lock loop design, including phase detector,mode K counter, increment/decrement counter and frequency divider
<chi zhang> 在 2025-06-15 上传 | 大小:6kb | 下载:1

[VHDL编程lpc_ctrl

说明:LPC协议功能实现模块,能够完成读,写等操作-lpc control module
<logilas> 在 2025-06-15 上传 | 大小:1kb | 下载:1

[VHDL编程spdif_verilog

说明:数字音频接口spdif ip core,verilog语言编写,带有testbench-spdif verilog ip core
<jerry> 在 2025-06-15 上传 | 大小:12kb | 下载:1

[VHDL编程verilog数字系统设计-rtl综合、测试平台与验证源代码

说明:verilog 程序,verilog数字系统设计-rtl综合、测试平台与验证源代码
<zhoubingzhang4539@126.com> 在 2014-05-05 上传 | 大小:463.52kb | 下载:1

[VHDL编程fpga图像边缘拓展

说明:图像处理中需要滑窗,假如需要保持图像尺寸不变,处理结果更好,就需要边缘复制,边缘填充等等
<xiangge*******> 在 2025-03-31 上传 | 大小:20.33mb | 下载:1
« 1 2 ... .71 .72 .73 .74 .75 4276.77 .78 .79 .80 .81 ... 4310 »

源码中国 www.ymcn.org