[VHDL编程] Fisheye_Correction_v2

说明：基于DE2-115的鱼眼畸变矫正verilog实现，具有拍照即存储照片功能，通过VGA输出实时的矫正后的图像-Based DE2-115 fisheye image distortion correction verilog realized that store photos with a camera function, real-time via the VGA output after correction
<陈谋奇> 在 2025-06-22 上传 | 大小：4.54mb | 下载：1

[VHDL编程] mvb_altera_may-02

说明：altera mvb fpga sopc 设计参考文档，有一定价值-mvb fpga sopc Design scheme
<Ljm> 在 2025-06-22 上传 | 大小：386kb | 下载：1

[VHDL编程] PIPELINE

说明：（包含详细说明文档和简单汇编转机器码翻译器）五级流水线实现MIPS指令集（30条）含异常处理。结构采用多分支预测结构（基于历史的动态分支预测）-(Contains detailed documentation and compilation turn simple machine code translator) five pipelined MIPS instruction set (30) with exception handling. Structure using multi-bran
<yuxueru> 在 2025-06-22 上传 | 大小：1.11mb | 下载：1

[VHDL编程] ADtest

说明：FPGA与ADS822通信，控制ADS822采集波形，并通过DA输出显示-FPGA communicates with ADS822, control ADS822 waveform acquisition and output display by DA
<lixing> 在 2025-06-22 上传 | 大小：1kb | 下载：1

[VHDL编程] ADC_AD7866_poll

说明：Module for AD7866 ADC po-Module for AD7866 ADC poll
<Sergey> 在 2025-06-22 上传 | 大小：2kb | 下载：1

[VHDL编程] spwm3

说明：通过0，1序列来产生所需SPWM信号，带死区时间。可通过该SPWM信号通过H桥式电路控制电流形状。-The time required to generate SPWM signals with dead by 0,1 sequence. By H-bridge circuit to control the current through the SPWM signal shape.
<typ> 在 2025-06-22 上传 | 大小：3.72mb | 下载：1

[VHDL编程] code_lock_vhdl

说明：在ISE环境下用vhdl写的一个密码锁程序。下载到xilinx 公司的 spartan6 的板子上验证过的，也有仿真代码。主要就是几个状态之间的转换，用了一个moore状态机。-In the ISE environment using vhdl to write a lock program. Downloaded to the board spartan6 xilinx' s proven, there are simulation code. Mainly the conversion
<高转转> 在 2025-06-22 上传 | 大小：827kb | 下载：1

[VHDL编程] PEX8311_test

说明：PEX 8311 OK PCI e cycloneIII altera quartus FPGA CPLD
<寒雪亮> 在 2025-06-22 上传 | 大小：1.09mb | 下载：1

[VHDL编程] TLC5510

说明：TLC5510的驱动程序，采用Verilog语言编写-TLC5510 driver, the use of Verilog language
<890921> 在 2025-06-22 上传 | 大小：1.15mb | 下载：1

[VHDL编程] gobang

说明：一个用verilog实现的五子棋程序，用在fpga上，连接显示器，可选择与电脑对战或是双人对战，按wsad控制方向，回车控制落子，程序会自动判断输赢并显示结果-A 331 procedures implemented by verilog, used in fpga, connect the monitor, you can choose to play against the computer or a double play, press wsad control the direction
<csy> 在 2025-06-22 上传 | 大小：26.56mb | 下载：1

[VHDL编程] pro_1588

说明：基于verilog的1588V2协议的fpga实现，目前项目通用代码，供大家参考-Based on verilog 1588 v2 fpga implementation of the agreement, the project general code, for your reference
<小刚> 在 2025-06-22 上传 | 大小：113kb | 下载：1

[VHDL编程] adc7606

说明：给FPGA程序，使之产生信号，驱动AD7606读取数据，并行模式。-give FPGA signal to read AD7606
<冯琨> 在 2025-06-22 上传 | 大小：1kb | 下载：1