资源列表
[VHDL编程] ds18b20_ip
说明:DS18B20芯片的FPGA驱动,采用的语言是verilog。-DS18B20 chip FPGA driven language used is verilog.<rachel> 在 2025-06-17 上传 | 大小:587kb | 下载:1
[VHDL编程] verilog-juanjima
说明:卷积码是一种重要的前向纠错信道编码方式,其纠错性能常常优于分组码,且(2,1,7)卷积码已应用于现代卫星通信系统中。Viterbi译码算法能最大限度地发挥卷积码的优异性能。这里采用Verilog HDL语言设计出(2,1,7)卷积码的编码器模块和基于Viterbi算法的译码器模块,译码器采用全并行结构,译码速度快-Convolutional code is an important forward error correction channel coding method, and<邓博于、> 在 2025-06-17 上传 | 大小:10kb | 下载:1
[VHDL编程] bujinji-(kuozhan)
说明:基于CPLD的步进电机控制实现,使用VHDL语言进行编程,通过控制开关,可以实现正转快速,正转慢速,反转快速,反转慢速四种不同的状态。- Based on CPLD stepper motor control implementation using VHDL language programming, by controlling the switch, you can achieve fast forward, slow forward, fast reverse, reverse sl<孙大幕> 在 2025-06-17 上传 | 大小:73kb | 下载:1
[VHDL编程] ethernet
说明:opencore上实现以太网mac层的开发版Verilog代码,含英文设计文档与datasheet。可在Modelsim中编译与仿真。-Achieve opencore Ethernet mac layer development version of Verilog code, design documents containing English and datasheet. Can be compiled with the simulation in Modelsim.<TSH> 在 2025-06-17 上传 | 大小:994kb | 下载:1
[VHDL编程] DSP_XINTF_FPGA
说明:DSP的XINTF功能和FPGA之间进行异步通信,调试通过,且运行稳定-Carried out between the DSP and the FPGA XINTF asynchronous communication functions, debugging, and stable operation<刘帅> 在 2025-06-17 上传 | 大小:5.39mb | 下载:1