[VHDL编程] HAPF_SLAVE2

说明：高压链式SVG控制用FPGA的verilog程序,其中包括SPI，16路SCI同步通讯模块程序，保护自锁功能程序，基于滞环的无功功率检测和补偿策略；还包括FPGA和DSP之间通过总线方式进行数据的快速交互等；程序完整-SVG high voltage chain of verilog FPGA control procedures, including SPI, 16 road SCI synchronous communication module procedures to protect
<> 在 2025-06-22 上传 | 大小：17kb | 下载：1

[VHDL编程] fenpin

说明：该程序是对输入时钟进行分频，这里是可以改变分频倍数的，这个是一个八分频的程序-The program is the input clock frequency, here is changing the division multiples, this is one eighth the frequency of the program
<孙乐> 在 2025-06-22 上传 | 大小：253kb | 下载：1

[VHDL编程] CPU

说明：a very useful vhdl source code for simulation and test the parwan cpu navabi vhdl book-a very very useful vhdl source code for simulation and test the parwan cpu navabi vhdl book
<a> 在 2025-06-22 上传 | 大小：185kb | 下载：1

[VHDL编程] ov7670-1

说明：ov7670摄像头FPGA数据采集、显示模块，测试可用-ov7670 camera, verilog code, video capture and display
<yexin> 在 2025-06-22 上传 | 大小：6.03mb | 下载：1

[VHDL编程] fpga_sin_fangbo_vga_sanjiaobo

说明：FPGA作为DDS，三角波，方波，正弦波，然后可以再VGA上显示 里面注释详细，已经仿真，验证，测试了-FPGA as DDS, triangle wave, square wave, sine wave, then you can then VGA detailed notes on the inside, has simulation, verification, testing shows
<杨云飞> 在 2025-06-22 上传 | 大小：6.1mb | 下载：1

[VHDL编程] CPU

说明：使用QuartusII软件，利用VHDL语言设计实现CPU,其中包含时序图仿真。-Using software QuartusII, using VHDL language to design the CPU, which contains sequence diagram simulation.
<段绍丽> 在 2025-06-22 上传 | 大小：2.43mb | 下载：1

[VHDL编程] sht30

说明：温湿度传感器SHT30驱动，功能实现从传感器中读出数据。-sensor sht30 driver. read temperature and humidity data sensor.
<钱愈玉> 在 2025-06-22 上传 | 大小：3kb | 下载：1

[VHDL编程] filter_VHDL

说明：FIR filter design using VHDL for 32 bit signed coefficientand 32 bit input and decimation is 4 and its working good
<shyamu> 在 2025-06-22 上传 | 大小：49kb | 下载：1

[VHDL编程] LED_RUN

说明：verilog 流水灯程序 简单易懂 很好-verilog Light water program easy to understand well
<changrenhe> 在 2025-06-22 上传 | 大小：174kb | 下载：1

[VHDL编程] RSdecoder

说明：自己写的基于verilog的RS译码器，能够实现RS(240，224)码译码，一级流水设计，可连续译码也可非连续译码。-RSdecoder for RS(240,224).
<opudn89> 在 2025-06-22 上传 | 大小：11kb | 下载：1

[VHDL编程] AD9640

说明：这是用erilog语言编写的控制100M/150M高速AD9640的程序，适用于FPGA，亲测可用，供参考。-this is a program for FPGA to control AD9640, which is useful by verilog.
<xuliming> 在 2025-06-22 上传 | 大小：9.06mb | 下载：1

[VHDL编程] FPGA_verilog_uart-

说明：基于 FPGA器件设计实现UART的波特率产生器、UART发送器和接收器及其整合电路,，利用Veriolog-HDL语言对这三个功能模块进行描述并加以整合，通过ModelSim仿真，用串口调试程序进行验证，最终实现一个通用异步收发器的设计。-UART baudrate generator, transmitter and receiver and its integrated circuit are implemented by FPGA device. Using Veriolog-HDL d
<孔春伟> 在 2025-06-22 上传 | 大小：3.02mb | 下载：1