[VHDL编程] cheng

说明：开放式实验，CPU的设计，乘法器实验，简单乘法器-Open experiment, CPU design, the multiplier experiment, a simple multiplier
<痴心> 在 2025-06-25 上传 | 大小：198kb | 下载：1

[VHDL编程] quartus_works_first

说明：基于verilog语言的，FPGA程序，实现可暂停的计时器与数码管显示功能，计时范围0~99秒，精度0.01秒，在EP1C3T100C8上亲测通过-Based verilog language, FPGA program implementation can pause the timer with digital display function, time range from 0 to 99 seconds, precision 0.01 seconds, measured by the
<FT_Young> 在 2025-06-25 上传 | 大小：489kb | 下载：1

[VHDL编程] verilog_ad7671

说明：基于FPGA的AD7671控制代码，是基于verilog语言的，很实用，希望对大家有所帮助-AD7671 FPGA-based control code is based on verilog language, it is practical, we hope to help
<xuxiumin> 在 2025-06-25 上传 | 大小：1kb | 下载：1

[VHDL编程] 18b20_code

说明：利用DS18b20温度传感器设计的温度计，温度值在数码管上显示。包括源代码，modelsim仿真与DS18B20相关PDF资料-Temperature sensor design use DS18b20 thermometer, the temperature value is displayed on the digital control. Including source code, modelsim simulation and DS18B20 information related t
<丛梦龙> 在 2025-06-25 上传 | 大小：7.74mb | 下载：1

[VHDL编程] AD9229

说明：AD9229 verilog调试（K7平台）-AD9229 verilog debug (K7 platform)
<2012attitude> 在 2025-06-25 上传 | 大小：95kb | 下载：1

[VHDL编程] mult-64bit-booth.txt

说明：64位booth乘法器，verilog HDL， zip文件，modelsim测试通过-64 booth multiplier, verilog HDL, zip files, modelsim test
<cunxi> 在 2025-06-25 上传 | 大小：92kb | 下载：1

[VHDL编程] VHDL

说明：FPGA实现自动售货机，自动售货机系统VHDL程序及仿真-FPGA implementation vending machines, vending machine system procedures and VHDL simulation
<sun fujin> 在 2025-06-25 上传 | 大小：141kb | 下载：1

[VHDL编程] hdmi_20130227

说明：(1)包含驱动HDMI编码芯片Sil9134的时序逻辑和寄存器初始化代码，输出测试图像格式为1080P@30Hz；（2）使用Vivado2013.3开发，硬件平台为威视锐Zing开发板，搭载Xilinx Zynq7020芯片。-(1) contains drivers HDMI encoder chip Sil9134 timing logic and register initialization code, output test image format 1080P @ 30Hz (2)
<郝教授> 在 2025-06-25 上传 | 大小：23.46mb | 下载：1

[VHDL编程] s3esk_picoblaze_amplifier_and_adc_control

说明：picoblaze amplifier and adc LTC1407A-1 control
<onur> 在 2025-06-25 上传 | 大小：28kb | 下载：1

[VHDL编程] AES_verilog

说明：对AES算法加密解密的Verilog源代码，可以实现其128位和256位明文密文之间的转换。-AES algorithm for encryption and decryption of Verilog source code, can achieve the conversion of its 128 and 256 between the plaintext ciphertext.
<毛子明> 在 2025-06-25 上传 | 大小：19kb | 下载：1

[VHDL编程] Tri-Eth

说明：采用xilinx三太以太网ip核，tri-mode MAC完成千兆以太网数据传输-Too Ethernet using xilinx ip three nuclear, tri-mode MAC Gigabit Ethernet data transmission is completed
<望天> 在 2025-06-25 上传 | 大小：4.6mb | 下载：1

[VHDL编程] modbus_latest.tar

说明：用verilog实现的modbus协议的功能，可以供参考-Using Verilog to achieve the Modbus protocol functions, can be used for reference
<> 在 2025-06-25 上传 | 大小：26kb | 下载：1