[VHDL编程] RISC-CPU

说明：精简指令集 CPU 通过仿真验证正确 (使用之前务必看readme文件，和结构图!) 1. 此cpu是夏宇闻 verilog数字系统设计教程中最后一章的例程。 2. 学习时务必先搞明白框图原理，和数据流动！！！ 3. 牢记主状态机中一条指令周期中传输的16bit=3bit指令+13bit地址。 4. 理解数据总线，和地址总线。区分数据和地址。 5. 仔细调试，因为书中有很多小错误。 程序经过quartusii编译通过，另外经过modelsim仿真正确。-RISC
<刘栋> 在 2025-06-17 上传 | 大小：4.14mb | 下载：1

[VHDL编程] ad5791

说明：在Quartus环境下编写，使用Cyclong系列芯片，配置七通道高精度AD5791，该例子为AD5791的FPGA配置使能代码,包括模拟数据输入模块，复位模块，命令接收是能配置模块。-AD5781，Digital signal convert to Analog signal
<Welson> 在 2025-06-17 上传 | 大小：5kb | 下载：1

[VHDL编程] vga_automove_img

说明：VGA输出的图像，可以使图片在屏幕上自动碰撞移动。硬件语言-The VGA output image, the picture on the screen automatic collision mobile. Hardware language
<李晶> 在 2025-06-17 上传 | 大小：2.32mb | 下载：1

[VHDL编程] chu_avalon_audio

说明：avalon sopc audio interface coding
<Ramanathan.SP.> 在 2025-06-17 上传 | 大小：5kb | 下载：1

[VHDL编程] mode3by3_generate_module

说明：用verilog编写的3x3模块！用于图像处理算法中的中值滤波和边缘检测等等!-failed to translate
<张皓> 在 2025-06-17 上传 | 大小：912kb | 下载：1

[VHDL编程] acceleration-for-industrial-robots

说明：工业机器人高速速度规划的实现方法的论文，关于梯形和s曲线速度规划的实现方法，IEEE收录，付费下载的，不过估计高校也有买这个数据库。-An efficient acceleration for fast motion of industrial robots
<刘开发> 在 2025-06-17 上传 | 大小：572kb | 下载：1

[VHDL编程] VHDL-fen-pin

说明：VHDL分频器，普通分频，偶数分频，奇数分频，小数分频等各种分频器的编写-The preparation of the VHDL divider, sub-frequency, even frequency, odd division, fractional-N divider
<lsw> 在 2025-06-17 上传 | 大小：335kb | 下载：1

[VHDL编程] ep1c6_21_uart

说明：串口发送接收测试模块，FPGA基础实验学习，欢迎大家下载。-Serial receiver test modules, FPGA-based experiential learning, welcome to download.
<川虎> 在 2025-06-17 上传 | 大小：94kb | 下载：1

[VHDL编程] ccd

说明：TCD1501D驱动程序 对线阵CCD传感器TCD1501驱动编程-The TCD1501D driver linear CCD sensor TCD1501 driver programming
<陶振宇> 在 2025-06-17 上传 | 大小：1kb | 下载：1

[VHDL编程] 4fsk-Verilog-HDL

说明：基于Verilog HSL的4psk调制解调-very nice
<陈少峰> 在 2025-06-17 上传 | 大小：736kb | 下载：1

[VHDL编程] VHDL-design-four-Responder

说明：1、熟悉四人抢答器的工作原理。 2、加深对VHDL语言的理解。 3、掌握EDA开发的基本流程。 -A familiar four Responder works. 2, to deepen the understanding of the VHDL language. 3, master EDA development of the basic processes.
<于治成> 在 2025-06-17 上传 | 大小：1.13mb | 下载：1

[VHDL编程] FIR

说明：基于fpga的FIR滤波器设计,已通过modesim仿真结果正确,verilog编写-Fpga-based FIR filter design, has passed modesim simulation results are correct, verilog prepared
<zengdeqian> 在 2025-06-17 上传 | 大小：573kb | 下载：1