[VHDL编程] CIC_verilog

说明：采用verilog实现的三级CIC抽取器，输入8位数据，输出26位数据，使用有限状态机用于实现下采样，包括积分器实现模块和梳状器实现模块-Using verilog to achieve three CIC decimation filter, the input 8-bit data output 26-bit data, the use of finite state machines for sampling, including the integrator and comb to im
<刘建涛> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] 2ASKtiaoshi

说明：2ASK verilog 解调程序，二进制移幅键控解调程序 -2ASK verilog progarm
<谭伟鹏> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] 31-x-8-ROM-master

说明：Verilog module for a ROM. The rom needs to be able to hold 32 unsigned Integers each 8 Bits. Thus it must have32 address lines.
<小海豚> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] sw_debounce

说明：当三个独立按键的某一个被按下后，相应的LED被点亮；再次按下后，LED熄灭，按键控制LED亮灭 -When one of the three independent keys is pressed, the corresponding LED is lit once again, after the LED is out, the button control LED light off
<左乐> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] johnson

说明：流水等方向控制，通过按键控制方向的左右移动。-Water flow and other direction control, through the key control direction of the left and right movement.
<左乐> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] led_seg7

说明：七段数码管显示实验，通过运行程序可以让数码管，显示不同的数字。-Seven segment digital tube display experiment, through the operation of the program can make digital tube, showing different figures.
<左乐> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] lms_adaptive_filter.vhd

说明：lms adaptive filter using desired and input stream to get the output with 4 tabs filter.
<Mostafa Helal> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] CrossClockDomain

说明：跨时钟域设计不错的设计，进过modelsim仿真通过。-Cross-clock domain design is good design been to modelsim simulation through.
<松鼠> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] xuanpin

说明：用两个按键分别控制占空比的频率和占空比 8中频率 和四种占空比可调 可自己叫消抖，上机可用-Two buttons control the duty cycle frequency and duty cycle 8 adjustable frequency and duty cycle of four kinds can call themselves debounced on board available
<辛书伟> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] anjianled

说明：用按键控制流水灯一左移动亮起来，可自己修改成自己想要的型式-With a light water control buttons to move left lights up, you can make changes to the type you want to
<辛书伟> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] Clock_div

说明：偶数分频及50占空比输出，很详细，适合初学者-Even frequency division and duty cycle of the output 50, in great detail, suitable for beginners
<辛书伟> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] PWM_breath

说明：呼吸灯自动控制程序 ,暗到亮亮到暗 ,调整占空比-Breathing lights automatically control procedures very fun wow
<辛书伟> 在 2025-06-23 上传 | 大小：1kb | 下载：0