[VHDL编程] fen

说明：verilog，4、5分频器，5分频器占空比3：2-Verilog, 4,5 dividers, five dividers ratio of 3:2
<搞广鹤> 在 2025-06-15 上传 | 大小：150kb | 下载：0

[VHDL编程] pn_code

说明：系数为4的扰码生成器，并每四位扰码产生一个触发串并转换的触发信号，可用于4b/5b编码的触发信号。verilog程序，带test程序-coefficient of the four scrambler generator, and every four scrambler have triggered a string conversion and the trigger signal can be used to trigger 4b/5b coding signal. Verilog pro
<高广鹤> 在 2025-06-15 上传 | 大小：35kb | 下载：0

[VHDL编程] fpga加密设计方法

说明：FPGA加密的方法，对于那些需要加密自己的vhdl源代码的人来说，很有用-FPGA encryption methods for those who need to encrypt their VHDL source code in a way, very useful
<陶伟炯> 在 2025-06-15 上传 | 大小：183kb | 下载：0

[VHDL编程] file_verilog

说明：该文件用在CPLD上的，和C语言很接近，5位的计数器一个。-the documents on the CPLD, and the C language is close to that of the five counters one.
<罗国才> 在 2025-06-15 上传 | 大小：242kb | 下载：0

[VHDL编程] ad cvtor

说明：开发环境：maxplus2 a/d convortor-development environment : maxplus2 a/d convortor
<丁智罡> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] DISPLAY-vhdl

说明：vhdl描述的显示代码 maxplus2开发环境-VHDL descr iption of the display code development environment maxplus2
<丁智罡> 在 2025-06-15 上传 | 大小：1kb | 下载：0

[VHDL编程] ERFREE_COUNTER-vhdl

说明：maxplus2为开发环境 vhdl编写的自由 计数器 程序-maxplus2 VHDL environment for the development of free counter preparation procedures
<丁智罡> 在 2025-06-15 上传 | 大小：12kb | 下载：0

[VHDL编程] KEYBOARD_DEC-vhdl

说明：maxplus2为开发环境 vhdl编写的 键盘 程序-maxplus2 VHDL development environment for the preparation of the keyboard procedures
<丁智罡> 在 2025-06-15 上传 | 大小：1kb | 下载：0

[VHDL编程] SCAN-vhdl

说明：maxplus2为开发环境 vhdl编写的 扫描 程序-maxplus2 VHDL development environment for the preparation of a scanning program
<丁智罡> 在 2025-06-15 上传 | 大小：1kb | 下载：0

[VHDL编程] expi

说明：Vhdl实现计算exp功能 在apex20k上经过验证-Vhdl achieve in terms exp function on proven apex20k
<刘陆陆> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] gal反汇编

说明：GAL16V8反汇编源程序JED2ABEL.C 把jec汇编成abel文件-GAL16V8 disassemble source JED2ABEL.C the JEC document compiled abel
<qq> 在 2025-06-15 上传 | 大小：4kb | 下载：0

[VHDL编程] 直流电机控制器

说明：直流电机控制器，属于精品vhdl源码，可在eda仿真工具上仿真实现-DC motor controller is excellent VHDL source code can be sown in simulation tools Simulation
<阎磊> 在 2025-06-15 上传 | 大小：2kb | 下载：0