[VHDL编程] JIANCHE

说明：本设计是一个序列检测器，能够检测11位长的系列信号，根据需要可适当扩展其序列长度-The design is a sequence detector, can detect a long series of 11 signals, according to the needs may be appropriate to expand its sequence length
<liuxiaozhong> 在 2025-06-24 上传 | 大小：334kb | 下载：0

[VHDL编程] jishuqi

说明：本文十一个计数器的实验报告，阐述了设计的思路，设计的具体方案，以及上机操作的步骤，描述非常详细！-This article counters 11 Experimental report on the design ideas, design specific programs, as well as steps on the machine, described in great detail!
<liuxiaozhong> 在 2025-06-24 上传 | 大小：119kb | 下载：0

[VHDL编程] pinlvji

说明：本文十一个用VHDL频率计设计的方案描述，该设计阐明了设计的思路，步骤以及设计的最终代码，设计方案十分详细，是您学习的必备辅助！-In this paper, with 11 Cymometer VHDL design program descr iption, the design sets out design ideas, steps and design the ultimate code, the design is very detailed, it is essential tha
<liuxiaozhong> 在 2025-06-24 上传 | 大小：147kb | 下载：0

[VHDL编程] shuzizhong2008

说明：本文描述了数字钟的设计方案和具体的设计步骤及代码，功能比较全面，可以直接用作课程设计！-This paper describes the design of digital clock program and the specific design steps and code, function more comprehensive and can be directly used for curriculum design!
<liuxiaozhong> 在 2025-06-24 上传 | 大小：79kb | 下载：0

[VHDL编程] 4weishuzipinlvjikongzhimokuai

说明：Verilog HDL下的4 位数字频率计控制模块源代码-Verilog HDL under four digital frequency meter control module source code
<李少洋> 在 2025-06-24 上传 | 大小：3kb | 下载：0

[VHDL编程] v2c5_sopc_leds

说明：FPGA中NIOS2led显示程序，非常适合初学者-FPGA in NIOS2led display program very suitable for beginners
<肖文> 在 2025-06-24 上传 | 大小：6.83mb | 下载：0

[VHDL编程] verilog_cookbook

说明：本電子檔為 verilog cookbook,包含了通訊,影像,DSP等重要常用之verilog編碼,可作為工程師與初學者的參考手冊-The electronic file for verilog cookbook, includes communications, imaging, DSP and other important commonly used Verilog coding, can be used as engineer with the reference manual for
<siman,Chen> 在 2025-06-24 上传 | 大小：2.72mb | 下载：0

[VHDL编程] kbclj

说明：可编程逻辑系统的VHDL设计技术，早期经典的VHDL教程，以CYPRESS器件为基础，希望对大家有所帮助！-Programmable Logic VHDL system design technology, early classic VHDL Guide to CYPRESS device based on the hope that all of you to help!
<guolh> 在 2025-06-24 上传 | 大小：11.68mb | 下载：0

[VHDL编程] 16_FIR

说明：16阶FIR滤波器--本设计用VERILOG HDL语言串行DA算法实现16阶有限频率响应滤波器！-16-order FIR filter- this design language VERILOG HDL serial DA algorithm limited frequency response of 16-order filter!
<yuming > 在 2025-06-24 上传 | 大小：781kb | 下载：1

[VHDL编程] median

说明：用verilog编辑的中值滤波器！语言旁表有注释方便理解！-Using Verilog editor median filter! Language beside the table annotated to facilitate understanding!
<yuming > 在 2025-06-24 上传 | 大小：1.69mb | 下载：0

[VHDL编程] fir_Verilog

说明：用Verilog编写的fir滤波器程序！-Verilog prepared using the procedure fir filter!
<yuming > 在 2025-06-24 上传 | 大小：5kb | 下载：0

[VHDL编程] VHDLxianjie

说明：VHDL语言详解，简要全面的介绍vhdl要点-Detailed VHDL language, VHDL, introduced a comprehensive summary points
<txs> 在 2025-06-24 上传 | 大小：833kb | 下载：0