资源列表

« 1 2 ... .21 .22 .23 .24 .25 526.27 .28 .29 .30 .31 ... 4310 »

[VHDL编程grain

说明:
<Verilog> 在 2025-06-24 上传 | 大小:1kb | 下载:0

[VHDL编程Mickey_128

说明:
<Verilog> 在 2025-06-24 上传 | 大小:2kb | 下载:0

[VHDL编程phelix

说明:
<Verilog> 在 2025-06-24 上传 | 大小:2kb | 下载:0

[VHDL编程trivium

说明:
<Verilog> 在 2025-06-24 上传 | 大小:1kb | 下载:0

[VHDL编程decim

说明:
<Verilog> 在 2025-06-24 上传 | 大小:2kb | 下载:0

[VHDL编程DDC_CIC

说明:用CIC 和 FIR Filters设计的数字下变频器,DSP Builder6.1版工程文件-Using CIC and FIR Filters Design of Digital Down Converter, DSP Builder6.1 version of project file
<> 在 2025-06-24 上传 | 大小:49kb | 下载:0

[VHDL编程newvhdl

说明:在 Quartus II 7.1平台下,用VLDL写的一个计时器的程序-a timer written in VLDL in Quartus II 7.1 platform
<xwl> 在 2025-06-24 上传 | 大小:71kb | 下载:0

[VHDL编程Verilog_VGA

说明:一个vga控制的FPGA代码,学习的好东西。-A vga control FPGA code, learning good things.
<sdffer343> 在 2025-06-24 上传 | 大小:54kb | 下载:0

[VHDL编程beep

说明:verilog写的控制喇叭的FPGA程序。-written in Verilog FPGA speaker control procedures.
<sdffer343> 在 2025-06-24 上传 | 大小:198kb | 下载:0

[VHDL编程clock

说明:用Verilog HDL 实现时钟(时和分)-designed Clock(minutes and second) by Verilog HDL
<陈阿水> 在 2025-06-24 上传 | 大小:244kb | 下载:0

[VHDL编程VHDL_da

说明:大量的VHDL程序实例,供大家参考学习,是学习VHDL的好书。-VHDL procedures for a large number of examples for your reference
<> 在 2025-06-24 上传 | 大小:2.84mb | 下载:0

[VHDL编程vhdl_cx

说明:几十个VHDL源程序,可以学习借鉴,是初级程序员的好帮手。-Dozens of VHDL source code, you can learn from, is the primary programmer of a good helper.
<> 在 2025-06-24 上传 | 大小:228kb | 下载:0
« 1 2 ... .21 .22 .23 .24 .25 526.27 .28 .29 .30 .31 ... 4310 »

源码中国 www.ymcn.org