[VHDL编程] cisco_e

说明：有关cisco用e语言验证的验证代码和使用说明-cisco e language verification
<gu> 在 2025-06-24 上传 | 大小：3.57mb | 下载：0

[VHDL编程] MotorRecorder

说明：汽车行驶状态记录仪,使用单片机和CPLD开发，稍加修改即可用于实践，具有很高的工程指导价值和现实推广前景-State car logger, use the MCU and CPLD development, a little modification can be used in practice, a high value engineering and practical guidance to promote the prospects of
<ltj> 在 2025-06-24 上传 | 大小：56kb | 下载：0

[VHDL编程] VHDLDATACLOCK

说明：本课程设计完成了数字电子钟的设计，数字电子钟是一种用数字显示秒、分、时的计时装置，由于数字集成电路技术的发展和采用了先进的石英技术，它使数字钟具有走时准确、性能稳定、携带方便等优点。数字钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及办公室等公共场所，给人们的生活带来极大的方便。在这里我们将已学过的比较零散的数字电路的知识有机的、系统的联系起来用于实际，来培养我们的综合分析和设计电路的能力。-VHDL dataclock
<li> 在 2025-06-24 上传 | 大小：756kb | 下载：0

[VHDL编程] Design_of_Traffic_Light_Control_System_Base_on_FPG

说明：用VHDL 语言设计交通灯控制系统, 并在MAX+PLUS II 系统对FPGA/ CPLD 芯片进行下载, 由于生成的是集成化的数字电 路, 没有传统设计中的接线问题, 所以故障率低、可靠性高, 而且体积小。体现了EDA 技术在数字电路设计中的优越性。-The design method of traffic light control system by using Very- High- Speed Integrated Circuit Hardware Descr iption La
<li> 在 2025-06-24 上传 | 大小：71kb | 下载：0

[VHDL编程] a_block_with_several_functions_with_Verilog_HDL.ra

说明：Verilog是广泛应用的硬件描述语言，可以用在硬件设计流程的建模、综合和模拟等多个阶段。随着硬件设计规模的不断扩大，应用硬件描述语言进行描述的CPLD结构，成为设计专用集成电路和其他集成电路的主流。通过应用Verilog HDL对多功能电子钟的设计，达到对Verilog HDL的理解，同时对CPLD器件进行简要了解。 本文的研究内容包括: 对Altera公司Flex 10K系列的EPF10K 10简要介绍，Altera公司软件Max+plusⅡ简要介绍和应用Verilog HDL对多功能电
<li> 在 2025-06-24 上传 | 大小：471kb | 下载：0

[VHDL编程] 3-8

说明：一个简单的VHDL3-8译码程序，供大家学习参考！-A simple VHDL3-8 decoding procedures for U.S. study reference!
<123456> 在 2025-06-24 上传 | 大小：91kb | 下载：0

[VHDL编程] Verilog

说明：很不错的Verilog 书籍 ，包括ieee标准和黄金指南-Very good Verilog books, including ieee standards and Gold Guide
<haiwaw> 在 2025-06-24 上传 | 大小：3.24mb | 下载：1

[VHDL编程] VHDL

说明：VHDL ieee标准 及 书籍-VHDL ieee standards and books
<haiwaw> 在 2025-06-24 上传 | 大小：1.45mb | 下载：0

[VHDL编程] BFL_Encode

说明：将宽度为width位的并行输入数据按BiΦ-L码(曼彻斯特码)方式进行编码后串行输出，输出数据的宽度为(2*width)，BiΦ-L码是PCM码的一种，常用的PCM编码方式有：NRZ-L,BiΦ-L和BiΦ-M三种-The width of the parallel-bit width input data by BiΦ-L code (Manchester code) way encoded serial output, the output data width (2* width), Bi
<贺明辉> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] modelsim

说明：SOPC Builder创建的CPU，能够满足简单的VHDL软件仿真-SOPC Builder to create the CPU, to meet the simple VHDL software simulation
<roger> 在 2025-06-24 上传 | 大小：89kb | 下载：0

[VHDL编程] freqm

说明：以CPLD器件EPM7128SLC84-15为核心实现的简易数字频率计，采用在一定时间内对数字脉冲计数的方法，可直接测量TTL电平的数字脉冲信号的频率、周期和脉宽。其他一些信号可经过信号预处理电路变换后测量。 量程：1Hz～999999Hz 输入信号：（1）TTL电平数字脉冲信号；（2）方波/正弦波，幅度0.5~5V 显示：七段数码管显示频率（Hz）和周期/脉宽（us） 控制：两个拨码开关切换三种工作模式：测频率，测周期，测脉宽-Frequency Counter realize
<tom> 在 2025-06-24 上传 | 大小：1mb | 下载：0

[VHDL编程] mipsCPU

说明：MIPS CPU tested in Icarus Verilog
<imromeo> 在 2025-06-24 上传 | 大小：20kb | 下载：0