资源列表

« 1 2 ... .68 .69 .70 .71 .72 773.74 .75 .76 .77 .78 ... 4310 »

[VHDL编程I2C

说明:FPGA数字电子系统设计与开发实例导航--I2C-FPGA digital electronic systems design and development of navigation example- I2C
<刘英超> 在 2025-06-18 上传 | 大小:208kb | 下载:0

[VHDL编程UART

说明:FPGA数字电子系统设计与开发实例导航--UART-FPGA digital electronic systems design and development of navigation example- UART
<刘英超> 在 2025-06-18 上传 | 大小:22kb | 下载:0

[VHDL编程USB

说明:FPGA数字电子系统设计与开发实例导航--USB-FPGA digital electronic systems design and development of navigation example- USB
<刘英超> 在 2025-06-18 上传 | 大小:137kb | 下载:0

[VHDL编程verilog

说明:经典verilog实例,将近130多个。包含大部分设计基础实例,有益于初学者学习。-Classic example of verilog, nearly more than 130. Contains examples of most of the design basis, the benefit of beginners learning.
<liuchao> 在 2025-06-18 上传 | 大小:1kb | 下载:0

[VHDL编程verilog

说明:经典verilog实例,将近130多个。包含大部分设计基础实例,有益于初学者学习。-Classic example of verilog, nearly more than 130. Contains examples of most of the design basis, the benefit of beginners learning.
<liuchao> 在 2025-06-18 上传 | 大小:20kb | 下载:0

[VHDL编程risc8_tar

说明:用Verilog HDL完整的写出了cpu -Using Verilog HDL to write a complete cpu
<junhong> 在 2025-06-18 上传 | 大小:133kb | 下载:0

[VHDL编程dds_test

说明:使用图形编辑法(block模式)编写的全套DDS部分,应用于FPGA,开发环境为QuartusII。形象直观,用户可以直接生成代码另行应用-The use of graphic editing method (block mode) part of the preparation of the full range of DDS used in FPGA, the development environment QuartusII. Visual image, the user can be d
<wanghaosen> 在 2025-06-18 上传 | 大小:3.94mb | 下载:0

[VHDL编程VGA123342

说明:该段代码非常详细的描述了VGA显示器怎样用VHDL来描述。-The above code is very detailed descr iption of the VGA display to describe how to use VHDL.
<张焕> 在 2025-06-18 上传 | 大小:2kb | 下载:0

[VHDL编程count64

说明:将5MHz时钟信号分频后得到1.6/3.2秒可选的同步信号,还可接外接同步信号对其进行强制同步-To 5MHz frequency clock signal 1.6/3.2 seconds after the optional sync signal, external sync signal can then be forced synchronization
<jiangco> 在 2025-06-18 上传 | 大小:1kb | 下载:0

[VHDL编程sWave

说明:正弦波,Verilog波形发生器,很好的东西-Sine wave, Verilog waveform generator, a good thing
<yanppf> 在 2025-06-18 上传 | 大小:1.33mb | 下载:0

[VHDL编程modifiedBoothMultiplier

说明:verilog code for modified booth multiplication using maxplus2
<ehsan> 在 2025-06-18 上传 | 大小:1kb | 下载:0

[VHDL编程shiyan3

说明:为c++类模块的调用,必须在c++环境中使用-For c++ class module of the call, must be c++ environment
<WENX> 在 2025-06-18 上传 | 大小:138kb | 下载:0
« 1 2 ... .68 .69 .70 .71 .72 773.74 .75 .76 .77 .78 ... 4310 »

源码中国 www.ymcn.org