[VHDL编程] Com_transmitter

说明：*本程序发送一串数据，68 07 17 E9 16 本程序调试成功。可以将程序中的Data 改为输入变量，从而实现 接受一个8位数据，并将其按照68 07 17 E9 16的形式发送出去-* The procedure to send a string of data, 68 07 17 E9 16 debugging success of this procedure. Procedures can be changed in the Data input variables to ach
<张金斗> 在 2025-06-24 上传 | 大小：203kb | 下载：0

[VHDL编程] PWMGenerator1

说明：介绍：仅仅实现8bitPWM功能，没有别的功能，通过设置data数据可以设定占空比 频率是clk/255 HZ-Introduction: 8bitPWM only the realization of functions, no other function, data can be data by setting the duty cycle frequency is set clk/255 HZ
<张金斗> 在 2025-06-24 上传 | 大小：181kb | 下载：0

[VHDL编程] fpga

说明：非常 好的资料，大家积极下载！大家一定一定要好好学习-Very good material, actively download!
<buaabuaa> 在 2025-06-24 上传 | 大小：944kb | 下载：0

[VHDL编程] RAM

说明：曾经做过一电子竞赛课题部分，硬件描述语言VHDL做数据存储器512位存储深度，-Competition has been a subject of electronic parts, hardware descr iption language VHDL do data memory storage depth of 512,
<zengyong> 在 2025-06-24 上传 | 大小：347kb | 下载：0

[VHDL编程] dds2

说明：同样逻辑分析仪中部分硬件描述语言VHDL做的DDS模块，-The same part of the logic analyzer in VHDL hardware descr iption language modules do DDS,
<zengyong> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] TRIGER

说明：触发方式，多种触发方式包括序列触发，和电平触发等多种触发，可以做到16路输入-Trigger mode, trigger a variety of ways including the sequence of the trigger, and trigger-level trigger, etc., can do the importation of 16
<zengyong> 在 2025-06-24 上传 | 大小：165kb | 下载：0

[VHDL编程] EDA_VHDL_1C3

说明：EDA初学者程序，其中包括多个VHDL源程序，可供初学者阅读提高，非常有用！-EDA beginners program, including a number of VHDL source code for beginners to improve reading, very useful!
<zengyong> 在 2025-06-24 上传 | 大小：27.58mb | 下载：0

[VHDL编程] DDS

说明：用DE2开发板做的DDS程序，频率分辨率可以达到1Hz！-DE2 development board to do with the DDS process, the frequency resolution can be achieved 1Hz!
<liukai> 在 2025-06-24 上传 | 大小：1.01mb | 下载：0

[VHDL编程] FreCore8051

说明：基于ACTEL FPGA的测频模块,测频精度非常高！-ACTEL FPGA-based module of the frequency measurement, frequency measurement accuracy is very high!
<liukai> 在 2025-06-24 上传 | 大小：10.66mb | 下载：0

[VHDL编程] codeoffrequencydemultiplication

说明：分频程序，用vhdl语言编写的，适用于fpga初学者。-frequency demultiplication
<QQ> 在 2025-06-24 上传 | 大小：3kb | 下载：0

[VHDL编程] cpu

说明：使用VHDL语言编写的一个简单的cpu，包含详细的解释，有兴趣的可以看看。-describle a cpu by VHDL
<changlu> 在 2025-06-24 上传 | 大小：32kb | 下载：0

[VHDL编程] HG_chufaqi_clajiafaqi

说明：VHDL基-16位的无符号除法器，超前进位加法器可改位数。-VHDL-based-16 bit unsigned divider, CLA can be the median.
<Huanggeng> 在 2025-06-24 上传 | 大小：2kb | 下载：0