[VHDL编程] trafficlight

说明：数字系统课程设计 基于FPGA的 VHDL编写 交通灯程序。-Digital System Course Design of VHDL-based FPGA program to prepare the traffic lights.
<zhoujie> 在 2025-06-22 上传 | 大小：452kb | 下载：0

[VHDL编程] 00038yimaqi

说明：本设计利用拨动开关和发光二极管进行信号输入和显示。 本设计练习用VHDL语言描述仿真译码器。 -This design toggle switch and light-emitting diodes used for signal input and display. The design exercise simulation using VHDL language to describe the decoder.
<fengxinlong> 在 2025-06-22 上传 | 大小：5kb | 下载：0

[VHDL编程] StateMachine-based

说明：FPGA上的利用状态机实现的分频的verilog程序-verilog source code StateMachine-based for FPGA
<pei fu-jun> 在 2025-06-22 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdlcode

说明：VHDL code in ISE (for collecting the ADC samples from kit and for viewing final output)
<venkata> 在 2025-06-22 上传 | 大小：1kb | 下载：0

[VHDL编程] DE2-programmer-EPCS16andFLASH

说明：DE2燒入EPCS16跟FLASH的方法-DE2 burned into the EPCS16 with the FLASH method
<fonglinlee> 在 2025-06-22 上传 | 大小：417kb | 下载：0

[VHDL编程] RecoveryUtility

说明：DE2開發平台USB-BLASTER-EEEPRON-RESET的程式-DE2 Development Platform USB-BLASTER-EEEPRON-RESET program
<fonglinlee> 在 2025-06-22 上传 | 大小：313kb | 下载：0

[VHDL编程] 115157690vhdl_fft

说明：基于FPGA的FFT转换，代码很全 可以进行综合-FPGA-based FFT conversion, the code is full to undertake a comprehensive
<子君> 在 2025-06-22 上传 | 大小：30kb | 下载：0

[VHDL编程] Filtri

说明：Decimator interpolator filters
<alessandro> 在 2025-06-22 上传 | 大小：6kb | 下载：0

[VHDL编程] finestre

说明：hanning window correlator and rom
<alessandro> 在 2025-06-22 上传 | 大小：4kb | 下载：0

[VHDL编程] PWM-OUT

说明：这里是一个比较好的用Verilog写的通过按键控制PWM输出从而控制小灯亮灭程度的经典例子~！~-Here is a better written in Verilog by using buttons to control the PWM output level of the control of small lights eliminate the classic example of ~! ~
<ll> 在 2025-06-22 上传 | 大小：304kb | 下载：0

[VHDL编程] link_port-v1[1].1.0

说明：用于测试ADI的TS201与FPGA之间通信的LINK程序，压缩文件内包括VHDL和Verlog代码。-ADI is used to test the communication between the TS201 and the FPGA' s LINK program, compressed file to include VHDL and Verlog code.
<万传> 在 2025-06-22 上传 | 大小：860kb | 下载：0

[VHDL编程] Essential-Vhdl

说明：A brief introduction to design with VHDL for ASIC design.
<xinghe> 在 2025-06-22 上传 | 大小：257kb | 下载：0