[VHDL编程] VerilogHDL_t

说明：fpga设计参考实验手册红色飓风系列fpga设计参考实验手册，红色飓风系列-FPGA reference design experiment manual red hurricane series FPGA reference design experiment manuals, red hurricane series
<liuchunlong> 在 2025-06-22 上传 | 大小：1.06mb | 下载：0

[VHDL编程] TerasicIntroNiosII

说明：build a music player with nios 2
<eyals111> 在 2025-06-22 上传 | 大小：1.06mb | 下载：0

[VHDL编程] SOPC_app

说明：中际赛微 第15期培训 sopc培训内容 2009-5-Competition in the first 15 micro-sopc training training 2009-5
<xinzhi> 在 2025-06-22 上传 | 大小：1.06mb | 下载：0

[VHDL编程] Principles_of_Verifiable_RTL_Design

说明：本书详细讲解了可验证的RTL级代码的原理，为编写RTL仿真测试程序提供了理论基础-This book gave a detailed RTL-level code verifiable principles for the preparation of RTL simulation test program provides a theoretical basis for
<neo> 在 2025-06-22 上传 | 大小：1.06mb | 下载：0

[VHDL编程] LabDesign

说明：A Nice Lab Design Contains Different Implementations to different logic functionalistsand simulation to PIC16F84A using Verilog-A Nice Lab Design Contains Different Implementations to different logic functionalistsand simulation to PIC16F84A using Ve
<ayd> 在 2025-06-22 上传 | 大小：1.06mb | 下载：0

[VHDL编程] saa7113

说明：次程序为基于FPGA的对SAA7113的串口控制程序，其中使用的是I2C总线传输数据。语言为VERILOG-Second program FPGA-based serial port of the SAA7113 control program, which is I2C bus used to transfer data. Language VERILOG
<tan> 在 2025-06-22 上传 | 大小：1.06mb | 下载：0

[VHDL编程] lcd

说明：verilog语言编写的一个lcd控制程序，是lcd显示程序，用Quartus II 9.1 编写-verilog language lcd control procedures, lcd display program written using the Quartus II 9.1
<mr liu> 在 2025-06-22 上传 | 大小：1.06mb | 下载：0

[VHDL编程] s

说明：用VerilogHDL编写的数字频率计（附加显示编码器，可将结果显示在7段数码管上）-With VerilogHDL preparation of the digital frequency meter (additional display encoder can be displayed on the 7-segment LED)
<szy> 在 2025-06-22 上传 | 大小：1.06mb | 下载：0

[VHDL编程] 17阶Fir低通滤波器

说明：线性相位17阶FIR低通滤波器，8位输入，8为输出
<317948627@qq.com> 在 2013-06-09 上传 | 大小：1.06mb | 下载：0

[VHDL编程] zhuangtaiji

说明：基于FPGA 的状态机 已经验证 请放心下载-FPGA-based state machine has been verified, please rest assured download
<h> 在 2025-06-22 上传 | 大小：1.06mb | 下载：0

[VHDL编程] EX16

说明：verilog 一个小程序 关于DS18B20 的驱动程序-verilog a small program on DS18B20 driver
<du> 在 2025-06-22 上传 | 大小：1.06mb | 下载：0

[VHDL编程] S1 CPU core

说明：S1 Core (codename Sirocco) is an open source hardware microprocessor design developed by Simply RISC. Based on Sun Microsystems' UltraSPARC T1, the S1 Core is licensed under the GNU General Public License, which is the license Sun chose for the OpenS
<xptogudovan> 在 2022-05-01 上传 | 大小：1.06mb | 下载：0