资源列表
[VHDL编程] XAUI-Hspice[1]
说明:10G 附属单元接口 ( standard for XGMII) 的实现-10G Attachment Unit Interface realized by hspice<zhouli> 在 2025-12-23 上传 | 大小:1.15mb | 下载:0
[VHDL编程] VerilogHDL(1-7)
说明:verliog程序的教程和一些实例方便学习-verliog program tutorials and examples to facilitate learning<Grazy-Wolf~.~> 在 2025-12-23 上传 | 大小:1.38mb | 下载:0
[VHDL编程] VerilogHDL(8-10)
说明:verliog程序的教程和一些实例方便学习-verliog program tutorials and examples to facilitate learning<Grazy-Wolf~.~> 在 2025-12-23 上传 | 大小:1.17mb | 下载:0
[VHDL编程] VerilogHDL(11-13)
说明:verliog程序的教程和一些实例方便学习-verliog program tutorials and examples to facilitate learning<Grazy-Wolf~.~> 在 2025-12-23 上传 | 大小:1.42mb | 下载:0
[VHDL编程] sopcIIC
说明:该例子是基于sopc的IIC总线设计完整设计,分为硬件和软件部分,软件部分是用c语言编写的。该项目是个以完成的项目,据有较高的参考和经济价值。该例子是原来做过的项目。 整个项目是在Quartus II 7.0和nios IDE环境下开发。-This example is based on the IIC bus design sopc complete design, divided into hardware and software, the software part is writt<bobo> 在 2025-12-23 上传 | 大小:12.91mb | 下载:0
[VHDL编程] jiaotongdeng
说明:运用 vhdl语言编写 交通灯控制器的设计-jiaotongdeng<yanzi> 在 2025-12-23 上传 | 大小:1.06mb | 下载:0
[VHDL编程] verilogRS
说明:该文件为基于fpga的RS(204.188)译码器的verilong源代码,使用的Quartus II的开发环境,已经通过编译,需要者可以自己下载在编译简历工程使用-The document is based on fpga' s RS (204.188) decoder verilong source code, use the Quartus II development environment, has been compiled by the need to download th<bobo> 在 2025-12-23 上传 | 大小:13kb | 下载:0