资源列表

« 1 2 ... .42 .43 .44 .45 .46 1147.48 .49 .50 .51 .52 ... 4310 »

[VHDL编程cw

说明:control word generation
<packiam> 在 2025-06-09 上传 | 大小:9kb | 下载:0

[VHDL编程dmfilter

说明:gps接收机伪码捕获时采用的匹配滤波器,能完成接收码的捕获。-gps receiver pseudo-code used to capture the matched filter, receiving yards to complete the capture.
<易凯> 在 2025-06-09 上传 | 大小:1kb | 下载:0

[VHDL编程dual_RAM

说明:vhdl语言编写的双口ram及testbench,模块可以在modelsim里进行时序和功能仿真。-vhdl language of the dual-port ram, and testbench, modules, conducted in the modelsim timing and functional simulation.
<易凯> 在 2025-06-09 上传 | 大小:1kb | 下载:0

[VHDL编程8psk

说明:利用DDS原理设计8psk的原代码,已通过调试-8psk principle design using DDS source code, which has passed the commissioning
<luyuan> 在 2025-06-09 上传 | 大小:1.72mb | 下载:0

[VHDL编程Pk-1k30DEMO

说明:几个关于VHDL的几个经典的例子,对于学习VHDL语言和FPGA设计有很大的帮助-Few questions about a few classic examples of VHDL for the VHDL language and FPGA design study of great help
<luyuan> 在 2025-06-09 上传 | 大小:1.52mb | 下载:0

[VHDL编程cunchushiboqi

说明:用vhdl编写数字存储示波器,通过调试,仿真环境是maxplus-Vhdl digital storage oscilloscope with the preparation, through debugging, simulation environment is maxplusII
<luyuan> 在 2025-06-09 上传 | 大小:456kb | 下载:0

[VHDL编程A8255V4

说明:A8255.ZIP contains code that implement a modified 8255 Peripherial Port Controller. The code is written in verilog and project is made for XILINX ISE.
<asimlink> 在 2025-06-09 上传 | 大小:528kb | 下载:0

[VHDL编程nios-Function

说明:nios2的函数手册, nios2的函数手册-nios2 function manual, nios2 function manual, nios2 function manual
<小聪> 在 2025-06-09 上传 | 大小:11kb | 下载:0

[VHDL编程nios-components

说明:nios2的5个列子, nios2的5个列子-nios2 of 5 Liezi, nios2 of 5 Liezi, nios2 of 5 Liezi
<小聪> 在 2025-06-09 上传 | 大小:200kb | 下载:0

[VHDL编程cycloneiii

说明:cycloneiii引脚分配图 excel版本-cycloneiii pin assignment plan excel version of the
<天天> 在 2025-06-09 上传 | 大小:16kb | 下载:0

[VHDL编程VHDLFPGA

说明:可编程逻辑器件教程,WORD版本,夏路易编-Programmable logic device tutorials, WORD version, Xia Luyi compiled
<> 在 2025-06-09 上传 | 大小:1.11mb | 下载:0

[VHDL编程VGA_v

说明:基于 FPGA 的VGA显示控制器设计(采用Verilog 语言) 控制VGA显示模块 VGA_HS,VGA_VS1,VGA_BLANK时序的发生器。包括测试程序 采用ALTERA Cyclone II系列芯片EP2C8Q208C8N芯片测试成功。-module VGA(CLK_50,RST_N,VGA_HS,VGA_VS1,VGA_BLANK, VGA_CLK,VGA_SYNC,VGA_R,VGA_G,VGA_B) input
<林锦鸿> 在 2025-06-09 上传 | 大小:508kb | 下载:0
« 1 2 ... .42 .43 .44 .45 .46 1147.48 .49 .50 .51 .52 ... 4310 »

源码中国 www.ymcn.org