[VHDL编程] FIR64tap

说明：使用verilog语言实现64阶FIR,调试可以通过-64 taps FIR with verilog
<黄锦江> 在 2025-06-08 上传 | 大小：19kb | 下载：0

[VHDL编程] ds18b20lcd1602

说明：数字传感器ds18b20和lcd1602的源程序和仿真，实现温度的显示。-Digital sensor ds18b20 and lcd1602 the source and simulation, to achieve the temperature display.
<王婷> 在 2025-06-08 上传 | 大小：31kb | 下载：0

[VHDL编程] VHDL_YYJYY

说明：这是我看到的一些资料，希望与大家分享。也许这对您用处不大，但是我的一份诚意。-This is some information I see, I hope to share with you. Perhaps less useful to you, but my sincerity.
<yz> 在 2025-06-08 上传 | 大小：1.86mb | 下载：0

[VHDL编程] chuanbin

说明：对信号进行串并转换，使其分成I,Q2路输出信号 -String and convert the signal to make it into I, Q2 output signal
<龙兰飞> 在 2025-06-08 上传 | 大小：4kb | 下载：0

[VHDL编程] i2c

说明：用I2C程序模拟TTL液晶显示的主模式的工作过程-Process simulation with I2C master mode TTL LCD display the working process
<liu weiwei> 在 2025-06-08 上传 | 大小：2kb | 下载：0

[VHDL编程] quartus6.0

说明：非常全面的QUARTUS，希望对您有所帮助-Very comprehensive QUARTUS, hope for your help
<lym> 在 2025-06-08 上传 | 大小：1.97mb | 下载：0

[VHDL编程] key_xiaodou

说明：该资料是用vhdl编写的按键消抖程序，按键消抖在使用按键的数字电路中非常重要，如果不对按键信号进行处理，有可能会出现大量错误的按键信号。文件key_xd.vhd是按键消抖程序，文件key_xd.vwf是仿真波形文件。该程序已经通过仿真测试，并且在电路板上调试通过，效果理想。-The information is written in the key consumer vhdl shaking procedures, key consumer shaking in digital circuits
<lwj> 在 2025-06-08 上传 | 大小：247kb | 下载：0

[VHDL编程] SEG7DEC

说明：七段BCD码显示译码器代码，共阴极LED-Seven-segment BCD decoder source code display, common cathode LED
<史忽> 在 2025-06-08 上传 | 大小：120kb | 下载：0

[VHDL编程] FPGA_SDRAM

说明：FPGA对SDRAM的控制操作源码,用VERILOG硬件描述语言编写,包含的文件一共有:hostcont.v,inc.h,pinouts.ucf,sdram.v,top.v,tst_inc.h-Control of operation of the SDRAM FPGA source code, using VERILOG hardware descr iption language, the file contains a total of: hostcont.v, inc.h, pinout
<陈维> 在 2025-06-08 上传 | 大小：21kb | 下载：0

[VHDL编程] PllLogicModel

说明：用Verilog语言编写锁相环（PLL）的经典文章，很实用！-Verilog language with phase-locked loop (PLL) classic article, very practical!
<franky> 在 2025-06-08 上传 | 大小：276kb | 下载：0

[VHDL编程] fifo2

说明：异步双时钟fifo，vhdl源代码。基本组成是定制的fifo加上空满判断逻辑，基本功能都有-Asynchronous dual clock fifo, vhdl source code. Fifo basic component is a custom air filled with the logic to judge the basic functions are
<tangjieling> 在 2025-06-08 上传 | 大小：364kb | 下载：0

[VHDL编程] DDR_prj

说明：DDR控制器的VHDL源代码.采用FPGA实现DDR接口控制器,适用于Altera的FPGA。-DDR controller VHDL source code. FPGA implementation using DDR interface controller for Altera' s FPGA.
<zhanghe> 在 2025-06-08 上传 | 大小：4.56mb | 下载：0