[VHDL编程] VHDL

说明：基于vhdl数字密码锁额外负担二十分我饿贫困方-vhdlewfkwefjwqewfkgqerjgqegqfrgfqer
<chen peng> 在 2025-06-06 上传 | 大小：2kb | 下载：0

[VHDL编程] c8

说明：无线通信，软件无线电，SDR的有关程序 很好啊，哥哥最近在研究这些，想做一个软件无线电的接收机啊，可惜，这个该死的网站，不让我下，吐血，哥哥决定贡献自己的东西，让技术不再隔阂-SDR OFDM QPSK ASK
<明义> 在 2025-06-06 上传 | 大小：3kb | 下载：0

[VHDL编程] Verilog

说明：
<明义> 在 2025-06-06 上传 | 大小：13kb | 下载：0

[VHDL编程] 2-Decimal-BCD-Decoder

说明：二-十进制BCD译码器，就是用VDHL编写的将二进制转化为十进制的BCD译码器-2- Decimal BCD Decoder, is to use VDHL written into the binary decimal BCD decoder
<易云箫> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] fenpingqi

说明：介绍了用等占空比法、计数进位端、计数输出端得到秒脉冲的三种方法。-Introduced the method with other duty-cycle, counting the carry side, second pulse count output by the three methods.
<易云箫> 在 2025-06-06 上传 | 大小：2kb | 下载：0

[VHDL编程] yimaqi

说明：计数型数码管译码器的设计，其与CD40110具有相同的功能-Counting the design of digital control decoder, which has the same function with the CD40110
<易云箫> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] jishuqi

说明：主要是采用了元件例化的方式来实现十进制的一个计数器-Mainly patients with a component-based approach to achieve a decimal counter
<易云箫> 在 2025-06-06 上传 | 大小：2kb | 下载：0

[VHDL编程] serial

说明：用FPGA实现带有使能的串行数据的发送，并要求逻辑上可以自动停止，启动。-Achieved with the use of FPGA enables the serial data sent, and called logic can automatically stop, start.
<赵琳> 在 2025-06-06 上传 | 大小：533kb | 下载：0

[VHDL编程] verilog_intro_code

说明：非常适合Verilog初学者的教程，里面基本包含所有实际应用中的模块，初学者很容易上手。-Verilog tutorial is ideal for beginners, which includes all the practical application of basic modules for beginners is easy to use.
<赵琳> 在 2025-06-06 上传 | 大小：2.93mb | 下载：0

[VHDL编程] LCD12864

说明：利用FPGA编程实现在LCD上显示汉字，非常实用的教程，里面有详细的代码说明，修改后即可实现你的需求。-Using FPGA Programming in LCD display Chinese characters, a very useful tutorial, which has a detailed code instructions can be modified to meet your needs.
<赵琳> 在 2025-06-06 上传 | 大小：330kb | 下载：0

[VHDL编程] 64pointFFTR2MDC

说明：该工程实现了一个64点DIF FFT，verilog编写，采用R2MDC结构，通过Modelsim功能仿真，压缩包里有rtl代码，dc脚本，输出报告。-The project implements a 64-point DIF FFT, verilog compiled by R2MDC structure, through the Modelsim functional simulation, compression bag with rtl code, dc scr ipt, the out
<ShuChen> 在 2025-06-06 上传 | 大小：657kb | 下载：0

[VHDL编程] 621739486

说明：别是需要嵌入的控制数据、相应的字节时钟和数据使能。实现要求：TS流中的空帧很多，将某些空帧（188字节）全换为控制数据DIN（即在该空帧位置处构成一新的数据帧），按照TS流格式进行传输。TS流数据帧中的数据和控制数据不能出现丢失-nothing
<danny> 在 2025-06-06 上传 | 大小：46kb | 下载：0