资源列表

« 1 2 ... .52 .53 .54 .55 .56 1257.58 .59 .60 .61 .62 ... 4310 »

[VHDL编程CLK_DIV_N

说明:对输入的时钟进行分频输出:输出频率= 输入频率/(2*N+2-Of the input clock frequency output: Output frequency = Input frequency/(2* N+2
<forget19> 在 2025-07-27 上传 | 大小:1kb | 下载:0

[VHDL编程DECODE

说明:利用状态机将并口发送的六组8位数据转换成串行正负脉冲数据发出。-Using the state machine will send the six groups of parallel data into serial 8-bit data to issue positive and negative pulses.
<forget19> 在 2025-07-27 上传 | 大小:4kb | 下载:0

[VHDL编程VHDL-for-FPGA

说明:非常具体实用的VHDL程序,可以直接用。非常适合新手使用。-Very specific and practical VHDL program can be directly used. Very suitable for novices to use.
<liujingxing> 在 2025-07-27 上传 | 大小:1.05mb | 下载:0

[VHDL编程clock

说明:用Verilog写的数字钟,用于单片机上实现-verilog
<周于> 在 2025-07-27 上传 | 大小:44kb | 下载:0

[VHDL编程booth_mult

说明:VHDL code for Booth multiplier for 32bit input
<yeah1982> 在 2025-07-27 上传 | 大小:2kb | 下载:0

[VHDL编程Gratingthefoursegmentsandthedefensetothecircuit.ra

说明:光栅尺的四细分和辩向电路,里面有样图可以之间看到-Grating the four segments and the defense to the circuit, which has kind of map can be seen between
<rqr> 在 2025-07-27 上传 | 大小:558kb | 下载:0

[VHDL编程T1-add-strobe

说明:TI DaVinci cpld sources
<Charlesliuc> 在 2025-07-27 上传 | 大小:75kb | 下载:0

[VHDL编程vhdl

说明:FPGA设计应用培训VHDL-RedLogic.pdf-Application of FPGA design training VHDL-RedLogic.pdf
<肖鑫> 在 2025-07-27 上传 | 大小:1.96mb | 下载:0

[VHDL编程PULSE

说明:这是一个将6组并行数据串行输出的VHDL源码,配合外部电路可以输出正负脉冲,还附有逻辑图哦。-This is a group of parallel data to serial output 6 of the VHDL source code, with the external circuit can output positive and negative pulses, also with a logic diagram oh.
<forget19> 在 2025-07-27 上传 | 大小:7kb | 下载:0

[VHDL编程pingpongball

说明:利用VHDL语言显示VGA图像,直接输入到CRT-Using VHDL language display VGA images directly into the CRT
<杨大伟> 在 2025-07-27 上传 | 大小:343kb | 下载:0

[VHDL编程sodamachine

说明:刚做完的一个实验,传上来分享一下 写的一般,请见谅 原题是麻省理工的一道EDA设计题:设计一个自动售货机系统,卖soda水的,只能投进三种硬币,要正确的找回钱 数。 (1)用到有限状态机;(2)用VHDL编程 -Just finished an experiment, transfer up to share writing in general, please forgive the original question is a Massachusetts Institute of T
<Han> 在 2025-07-27 上传 | 大小:227kb | 下载:0

[VHDL编程crc

说明:CRC用来对所输入的序列进行检测 看是不是有错误-CRC is use to detect whether the line right or wrong
<王良俊> 在 2025-07-27 上传 | 大小:3.97mb | 下载:0
« 1 2 ... .52 .53 .54 .55 .56 1257.58 .59 .60 .61 .62 ... 4310 »

源码中国 www.ymcn.org