资源列表
[VHDL编程] counter_four
说明:模拟了半加器和全加器的vhdl语言源码。-model half add and full add mechine vhdl code<toni> 在 2025-06-10 上传 | 大小:505kb | 下载:0
[VHDL编程] Verilog-AMS
说明:Verilog-AMS的实现与仿真,对于做相关毕业设计的同学应该会有帮助-Verilog-AMS Implementation and simulation, designed for graduate students to do related should be helpful<李博> 在 2025-06-10 上传 | 大小:321kb | 下载:0
[VHDL编程] sdram-source
说明:SDR SDRAM 控制器的源代码 altera公司的-source code from altera<wela> 在 2025-06-10 上传 | 大小:701kb | 下载:0