[VHDL编程] vhdl5

说明：利用IP core完成2X16字符液晶屏的访问。通过写命令来控制将数据写到哪一行；通过写数据，将数据输出在液晶屏上显示。-Using IP core to complete 2X16 character LCD screen access. By writing the command to control where the data write line by writing the data, output data displayed on the LCD screen.
<王记存> 在 2025-06-27 上传 | 大小：24kb | 下载：0

[VHDL编程] rs232

说明：用vhdl实现fpga串口通信 包含 波特率生成 发送模块 接收模块 过采样 signaltap使用-Vhdl fpga serial communication with the realization of sending module contains the baud rate generation receiver module using oversampling signaltap
<adam> 在 2025-06-27 上传 | 大小：2.17mb | 下载：0

[VHDL编程] LEDtest

说明：vhdl 实现fpga 闪灯控制 流水线闪灯 还用signalTAP进行检测，给初学者参考-vhdl fpga flash control lines to achieve flash is also used signalTAP testing, to advanced users
<adam> 在 2025-06-27 上传 | 大小：787kb | 下载：0

[VHDL编程] arm9verilog

说明：AMBA AHB verilog Source code
<Frank Chen> 在 2025-06-27 上传 | 大小：191kb | 下载：0

[VHDL编程] SBOX111

说明：sbox1 for power efficient implementation for aes
<bavi> 在 2025-06-27 上传 | 大小：3kb | 下载：0

[VHDL编程] VHDL-dianti

说明：高楼电梯自动控制系统(Windows平台上运行的ispLEVER编程软件。 ): 1统控制的电梯往返于1-9层楼。 2客要去的楼层数可手动输入并显示（设为A数）。 3梯运行的楼层数可自动显示（设为B数）。 4A>B时，系统能输出使三相电机正转的时序信号，使电梯上升； 当A<B时，系统能输出使三相电机反转的时序信号，使电梯下降； 当A=B时，系统能输出使三相电机停机的信号，使电梯停止运行并开门； 5是上升还是下降各层电梯门外应有指示，各层电梯门外应有使电
<> 在 2025-06-27 上传 | 大小：34kb | 下载：0

[VHDL编程] statemachine

说明：状态机可以实现几个状态之间的转换,这时使用qt编写的verilog文件-statemachine for inter change between any one of them
<nightwalker007> 在 2025-06-27 上传 | 大小：390kb | 下载：0

[VHDL编程] x86

说明：一个开源的X86处理器的Verilog代码-Verilog source code for x86
<夏峰> 在 2025-06-27 上传 | 大小：108kb | 下载：0

[VHDL编程] 23825772USB20+FPGA

说明：for the technology, camera control interface for the operation of game source code.
<Marcos Vinícius > 在 2025-06-27 上传 | 大小：2.63mb | 下载：0

[VHDL编程] RamFifoVHDL

说明：Ram Fifo Core VHDL file
<Marcos Vinícius > 在 2025-06-27 上传 | 大小：21kb | 下载：0

[VHDL编程] upscdq

说明：充电器，应用电压判断对选择恒压恒流涓流模式进行选择-chongqian
<充电器> 在 2025-06-27 上传 | 大小：15kb | 下载：0

[VHDL编程] 123

说明：将通过仿真的VHDL 程序下载到FPGA 芯片EPF10K10LC84-3 上，取得了较为满意的结果。本设计选择的(3,1,2)卷积码和（2,1,1）卷积码,都是极具代表性的卷积码。因为卷积码具有相似的结构和特点，所以(3,1,2)卷积编码器和（2,1,1）卷积解码器的设计思想，具有普遍适用性。-Through the simulation of the VHDL program downloaded to the FPGA chip EPF10K10LC84-3, the obtained s
<王彬> 在 2025-06-27 上传 | 大小：5kb | 下载：0