[VHDL编程] exer1

说明：verilog的大作业题，用Verilog描述一个遥控器，仿真并综合出电路图-verilog big job title, descr iption of a remote control with Verilog simulation and synthesis of the circuit
<林涛> 在 2025-06-29 上传 | 大小：54kb | 下载：0

[VHDL编程] exer2

说明：给定一个频率为33MHz的时钟，试利用该时钟得到一个基本均匀的2.048MHz时钟-Given a frequency of 33MHz clock, try to use the clock to get a basic uniform of the 2.048MHz clock
<林涛> 在 2025-06-29 上传 | 大小：27kb | 下载：0

[VHDL编程] exer3

说明：3， 采用尽可能少的电路，求出两个在100以内的正整数的最大公约数和最小公倍数。（不许采用mod函数），仿真并综合出电路-3, the circuit using as little as possible, find two positive integers less than the 100 greatest common divisor and least common multiple. (Not allowed to use mod function), and integrated
<林涛> 在 2025-06-29 上传 | 大小：58kb | 下载：0

[VHDL编程] exer4

说明：设计可以对两个运动员赛跑计时的秒表，verilog的大作业 -Design of the two athletes running the stopwatch timing, verilog great job
<林涛> 在 2025-06-29 上传 | 大小：59kb | 下载：0

[VHDL编程] project4

说明：设计一个14阶FIR滤波器，已给出滤波器系数以及验证程序-A 14-stage FIR filter design, has given the filter coefficients and the validation process
<林涛> 在 2025-06-29 上传 | 大小：9kb | 下载：0

[VHDL编程] project2_verilog

说明：简化LAPS协议实现,verilog的大作业。-Simplify the LAPS protocol, verilog great job.
<林涛> 在 2025-06-29 上传 | 大小：148kb | 下载：0

[VHDL编程] PCK_CRC32_D8

说明：VHDL实现的8位数据，CRC32的实现代码，简单实用-VHDL achieve 8-bit data, CRC32 implementation of the code, simple and practical
<周罗军> 在 2025-06-29 上传 | 大小：1kb | 下载：0

[VHDL编程] ADController

说明：For Analog Device 7808/18/28 SPI Controller
<zxm> 在 2025-06-29 上传 | 大小：1kb | 下载：0

[VHDL编程] MACHINE

说明：vhdl 实现的洗衣机管理系统 仿真通过的 -vhdl simulation to achieve the washing machine management system adopted
<刘勇> 在 2025-06-29 上传 | 大小：597kb | 下载：0

[VHDL编程] icnado_newgood_pinlvji

说明：使用ISE编译的频率计，可测最低频率范围1hz，最高根据系统时钟决定-ISE compiled using the frequency meter, the lowest measurable frequency range 1hz, the highest decision according to the system clock
<poposong> 在 2025-06-29 上传 | 大小：10.84mb | 下载：0

[VHDL编程] LCD_PS2

说明：DE2的鼠标IP核的完整套件。使用altera_up_avalon_ps2。有lcd-Mouse IP core DE2 complete package. Use altera_up_avalon_ps2. There lcd
<海到无涯> 在 2025-06-29 上传 | 大小：12.52mb | 下载：0

[VHDL编程] qingdaqi

说明：实现8路选手抢答，抢答时间调整，回答时间调整，回答倒计时显示灯-Achieve 8 players Responder, answer in time to adjust, time to adjust to answer, the answer countdown indicator
<李峰> 在 2025-06-29 上传 | 大小：2kb | 下载：0