[VHDL编程] taxi

说明：出租车自动计费器，使用verilog hdl语言编写，计费包括起步费、里程费、等待费，并利用八位数码管显示。-Automatic meter taxi, using verilog hdl language, including start charging fees, mileage fees, waiting costs, and use eight digital display.
<金若梅> 在 2025-06-09 上传 | 大小：7.58mb | 下载：0

[VHDL编程] stp

说明：serial to parallel converter
<dodia> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog

说明：很经典的Verilog教程，和大家爱分享一下，-Classic Verilog tutorials, and we love to share, huh, huh
<Eagle> 在 2025-06-09 上传 | 大小：10.6mb | 下载：0

[VHDL编程] syn_fifo

说明：很好的同步FIFO设计代码，和大家分享一下，多多交流，不是我自己写的-Good synchronous FIFO design code, and share with you some more exchanges, not my own writing
<Eagle> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] aFifo

说明：很好用的异步FIFO设计代码，和大家共享一下，这是我在一个美国的网站上找到的-Asynchronous FIFO design with good code, and share how this is an American site I found on
<Eagle> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] parity_and_CRC

说明：奇偶校验和循环冗余检测的Verilog代码，很好，和大家一起学习-Parity and cyclic redundancy detection of Verilog code, very good, and we will study together
<Eagle> 在 2025-06-09 上传 | 大小：3kb | 下载：0

[VHDL编程] Zet-1.1.2

说明：這是一個開放的執行情況等廣泛使用的IA - 32架構（一般稱為 x86）的。這個項目是很新，但它可以合成一個可配置的設備，如FPGA或CPLD的，或作出一個定制的ASIC。兩個 FPGA板目前支持：賽靈思 ML403和Altera DE1。 玩沙丘2在MS - DOS平台上運行的中興通訊。看到一些其他的圖片。 玩沙丘2在MS - DOS平台上運行的中興通訊。看到一些其他的圖片。 這個項目是很複雜的，是在一個非常早期的發展階段。只有16位的一部分（即該80186分之8086）的支持，看
<bruce> 在 2025-06-09 上传 | 大小：536kb | 下载：0

[VHDL编程] Assignment7{2010EEY7551}

说明：design for sortin a system
<vishwas> 在 2025-06-09 上传 | 大小：13kb | 下载：0

[VHDL编程] 8bit_up_ise9migration

说明：sync ram of 258*8 bit you know
<vishwas> 在 2025-06-09 上传 | 大小：974kb | 下载：0

[VHDL编程] picoblaze

说明：picoblaze an 8 bit processor
<vishwas> 在 2025-06-09 上传 | 大小：1.02mb | 下载：0

[VHDL编程] 8bit_up

说明：8 bit microprocessor made3 by iitd
<vishwas> 在 2025-06-09 上传 | 大小：864kb | 下载：0

[VHDL编程] ea642165-49fe-442c-9859-04e0c2abeb4c

说明：modelsim 最完整的教程 有图形界面-modelsim most complete tutorial
<lili> 在 2025-06-09 上传 | 大小：379kb | 下载：0