资源列表
[VHDL编程] 1231314141
说明：是用VHDL编写的电子时钟，用两个键控制，在选中调节时，该位还闪烁。-VHDL is prepared by the electronic clock with two key control, the selected adjustment, the place still blinking.<沈佳华> 在 2025-06-10 上传 | 大小：405kb | 下载：0
[VHDL编程] vhdladc0809
说明：adcint,是adc0809的采样控制器设计!-adcint is adc0809 sampling controller design!<李海燕> 在 2025-06-10 上传 | 大小：45kb | 下载：0
[VHDL编程] simple_clock_VHDL
说明： (1)具有时、分、秒计数显示功能，小时为24进制，分钟和秒为60进制。 （2）可以根据需要设置复位、清零、置位等功能。 -(1) with time, minutes and seconds count display, 229 hours for 24, 50 minutes and 60 seconds for the 229. (2) can be reset according to the need, resetting, home spaces, and other fu<> 在 2025-06-10 上传 | 大小：8kb | 下载：0
[VHDL编程] MAXplusqiangda
说明：MAXplus抢答器课程设计做了很久的验证通过-MAXplus Responder course design a long time ago passed the test<侧卫> 在 2025-06-10 上传 | 大小：1kb | 下载：0
[VHDL编程] VHDL-jishushizhong
说明：这是一个用VHDL编的一个计数时钟的设计,程序各个模块都有,希望和大家多多交流-This is an addendum to the VHDL a clock counting the design, each module has procedures, and we hope to conduct more exchanges<曹喜> 在 2025-06-10 上传 | 大小：2kb | 下载：0
[VHDL编程] FPGA-CPLD_DesignTool(example3-4)
说明：FPGA-CPLD_DesignTool,事例程序3-4陆续上传请需要的朋友下载-FPGA-CPLD_DesignTool. 3-4 examples procedures have requested upload download a friend in need<磊> 在 2025-06-10 上传 | 大小：151kb | 下载：0
[VHDL编程] FPGA-CPLD_DesignTool(5-6)
说明：FPGA-CPLD_DesignTool(example5-6),需要的朋友可以下载-FPGA-CPLD_DesignTool (example5-6), a friend in need can be downloaded<磊> 在 2025-06-10 上传 | 大小：369kb | 下载：0
[VHDL编程] FPGA-CPLD_DesignTool(7)
说明：FPGA-CPLD_DesignTool(example7),需要的朋友可以下载-FPGA-CPLD_DesignTool (example7) a friend in need can be downloaded<磊> 在 2025-06-10 上传 | 大小：12.28mb | 下载：0
[VHDL编程] FPGA-CPLD_DesignTool(8-9-10)
说明：FPGA-CPLD_DesignTool(8-9-10)源代码请需要的朋友下载-FPGA-CPLD_DesignTool (8-9-10) requested the source code to their peers in need Friends Download<磊> 在 2025-06-10 上传 | 大小：9.23mb | 下载：0
[VHDL编程] CordicverilgHDL
说明：实现cordic算法，输入数据为16位，为提高精度，输出为20位。-achieve cordic algorithm, the input data for the 16, to increase accuracy and output 20.<叶艳> 在 2025-06-10 上传 | 大小：6kb | 下载：0