[VHDL编程] lcd3

说明：lcd display on windows
<nick> 在 2025-06-10 上传 | 大小：3kb | 下载：0

[VHDL编程] apple2fpga-0.1.tar

说明：cade in vhdl to implement fpga computer apple2 type
<bitos> 在 2025-06-10 上传 | 大小：140kb | 下载：0

[VHDL编程] FPGA_drive_VGA_test_verilog

说明：FPGA drive VGA test verilog
<飞琳_feeling> 在 2025-06-10 上传 | 大小：8kb | 下载：0

[VHDL编程] verilog_hjckzn

说明：Verilog 黄金参考指南是 Veri log 硬件描述语言及其语法 语义 合并以及将它应用到硬件设计的一个 简明的快速参考指南-Verilog Golden Reference Guide is Veri log hardware descr iption language and its syntax and semantics of merging hardware design to apply it to a concise Quick Reference Guide
<李明> 在 2025-06-10 上传 | 大小：458kb | 下载：0

[VHDL编程] use_FPGA_control_VGA

说明：实现了用fpga控制vga的输出，资料简单，但是具有代表性。-To achieve control using fpga vga output, the data is simple, but representative.
<li> 在 2025-06-10 上传 | 大小：51kb | 下载：0

[VHDL编程] ddr2_test

说明：一个用Verilog写的DDR2的控制器（我们项目是在Altera的FPGA）成功仿真，并且使用到了项目中控制DDR2-A written using Verilog DDR2 controller (our project in Altera' s FPGA) successful simulation, and used to control the DDR2 in project
<左洪成> 在 2025-06-10 上传 | 大小：10.37mb | 下载：0

[VHDL编程] canlender_clock

说明：电子日历的设计源代码 verilog程序设计 通过仿真-The design of electronic calendar program design verilog source code simulation
<断桥> 在 2025-06-10 上传 | 大小：2.73mb | 下载：0

[VHDL编程] DAstate

说明：状态机，用FPGA控制DA发送串行指令方案-State machine, with the FPGA to send the serial command control program of DA
<here> 在 2025-06-10 上传 | 大小：10kb | 下载：0

[VHDL编程] subber

说明：完成一位二进制全减器的设计，采用原理图输入法和文本输入法分别实现，分层设计，底层由半加器（也用原理图输入法）和逻辑门组成-Completion of a binary full subtracter design, the use of schematic and text input method input method were realized, hierarchical design, the bottom of the half adder (also used schematic
<sxh> 在 2025-06-10 上传 | 大小：113kb | 下载：0

[VHDL编程] XLXH

说明：完成序列为0111010011011010的序列生成器 2．用状态机设计实现串行序列11010的检测器 3. 若检测到符合要求的序列，则输出显示位为“1”，否则为“0” 4. 可对检测到的次数计数 -Complete sequence is 0111010011011010 sequence generator 2. State machine design using serial sequence of 11 010 detector 3. If the sequence i
<sxh> 在 2025-06-10 上传 | 大小：161kb | 下载：0

[VHDL编程] Verilog

说明：用verilog实现的电子日历程序,在Quartus II上编译通过-Implemented using verilog electronic calendar program, compiled by the Quartus II
<断桥> 在 2025-06-10 上传 | 大小：3kb | 下载：0

[VHDL编程] count

说明：设置一位控制位M，要求M=0：模23计数；M=1：模109计数；计数结果用两位静态数码管显示，显示BCD码； -Setting a control bit M, requires M = 0: mode 23 counts M = 1: model 109 counts counting results with the two of static digital display to show BCD code
<sxh> 在 2025-06-10 上传 | 大小：207kb | 下载：0