[VHDL编程] TIMER

说明：介绍QuartusII 的TIMER的一些基本情况-Introduction QuartusII' s some basic information TIMER
<zhangxin> 在 2025-06-04 上传 | 大小：106kb | 下载：0

[VHDL编程] HowtousePerlinyourVerilogHDLDesignFlow

说明：use Perl in your Verilog HDL Design Flow,利用Perl语言方便管理Verilog HDL 代码。-How to use Perl in your Verilog HDL Design Flow
<张> 在 2025-06-04 上传 | 大小：16kb | 下载：0

[VHDL编程] filteramp

说明：该VHDL程序编写了各种滤波器和放大器，对于刚学VHDL的同学有极大的帮助-The VHDL programming a variety of filters and amplifiers, for students just learning VHDL great help
<郑志龙> 在 2025-06-04 上传 | 大小：60kb | 下载：0

[VHDL编程] jiancelvbo

说明：滤波器加上功率检测的verilog语言，对于嵌入式研发人员有较大的帮助，由于能力有限，请多包涵-Filters with power detection verilog language for embedded developers have a greater help, as capacity is limited, like him indulgence
<郑志龙> 在 2025-06-04 上传 | 大小：24kb | 下载：0

[VHDL编程] serial_communication

说明：使用Xilinx公司的FPGA，采用Verilog HDL语言实现串口数据的发送与接收。-Using Xilinx' s FPGA, Verilog HDL language used to send and receive serial data.
<张红冉> 在 2025-06-04 上传 | 大小：234kb | 下载：0

[VHDL编程] tlc549verilog

说明：tlc549的verilog HDL程序，希望对大家有用-tlc549 the verilog HDL program, we hope to be useful
<飞星> 在 2025-06-04 上传 | 大小：1kb | 下载：0

[VHDL编程] ds18b20_verilgo

说明：艾米电子的verilog HDL描述的DS18B20的程序-Amy verilog HDL descr iption of the procedures DS18B20
<飞星> 在 2025-06-04 上传 | 大小：5kb | 下载：0

[VHDL编程] counter_99

说明：Verilog实现的倒计数器，从99到1再循环，编译成功，可以直接运行，是很好的verilog语言的例子-Verilog implementation of the down counter, from 99-1 recycling, compiled successfully, you can directly run, is a good example of verilog language
<李丽丽> 在 2025-06-04 上传 | 大小：519kb | 下载：0

[VHDL编程] pwm

说明：VHDL编写的PWM波控制LED亮度的程序。-Written in VHDL wave PWM LED brightness control procedures.
<飞星> 在 2025-06-04 上传 | 大小：1kb | 下载：0

[VHDL编程] sp601_MIG_rdf0005_12.2

说明：spartan—6fpga 用mig生成ddr2接口的ip核，用户可以直接调用此ip控制ddr2-spartan-6fpga generated by mig ddr2 interface ip core, the user can call this ip control ddr2
<刘一平> 在 2025-06-04 上传 | 大小：4.37mb | 下载：0

[VHDL编程] ssss

说明：spartan—3a对ddr2读写控制源程序，有verilog和vhdl版本-spartan-3a ddr2 read and write control of the source, there are versions of verilog and vhdl
<刘一平> 在 2025-06-04 上传 | 大小：317kb | 下载：0

[VHDL编程] adder

说明：用verilog语言描述的二级加法器，通过在ise环境下编译成功。-With the verilog language to describe the two adders, compiled by ise environment successfully.
<刘一平> 在 2025-06-04 上传 | 大小：317kb | 下载：0