资源列表
[VHDL编程] Testbench(Verilog)
说明:verilog验证平台的使用 很不错 很详细 想具体-verilog verification platform is more like using a very good specific<guoguo> 在 2025-06-12 上传 | 大小:342kb | 下载:0
[VHDL编程] dividerverilogdesign
说明:verilog 分频器设计 偶数分频器和奇数分频器-divider verilog design even and odd divider divider<lulu> 在 2025-06-12 上传 | 大小:10kb | 下载:0
[VHDL编程] EXP12_VGA_img
说明:vga显示图片 读ROM中的数据 通过vga显示在显示器上-vga_color<杨兔艳> 在 2025-06-12 上传 | 大小:38kb | 下载:0
[VHDL编程] jiyuxianxfzmdymqyj
说明:基于VHDL的线性分组码编译码器设计-jiyuVHDLdexianxinfzm<吴崇禧> 在 2025-06-12 上传 | 大小:204kb | 下载:0
[VHDL编程] ImplementationofHighSpeedUpDownConversionFIRFilter
说明:为了对FPGA 的资源占用量最小,以便实现 片上系统(SoC)设计,充分利用了上下变频过程中I,Q 数据流的特点,仅用一套滤波器运算单元分时复用对I,Q 滤波,同时详细研究了滤波器的转置结构和位平面结构对FPGA资源占用量的差别。-Benefiting from the characteristics of I and Q data streams in the converter。 one set of computation units is multiplexed to fil<cslbetter> 在 2025-06-12 上传 | 大小:168kb | 下载:0
[VHDL编程] source
说明:本源码是 基于VERILOG的SDRAM的开发与实现 并能实现 刷新,预充电,突发长度为8字节等功能 已验证,可用-The source is based on the SDRAM VERILOG development and implementation and to achieve refresh, precharge, a burst length of 8 bytes and other functions have been verified, the available<zhao> 在 2025-06-12 上传 | 大小:9kb | 下载:0