资源列表

« 1 2 ... .46 .47 .48 .49 .50 1551.52 .53 .54 .55 .56 ... 4310 »

[VHDL编程huawei

说明:华为大规模集成电路设计原则 很重要的一些设计人需要注意的原则-Huawei' s principles of large scale integrated circuit design is important
<guoguo> 在 2025-06-12 上传 | 大小:1.95mb | 下载:0

[VHDL编程Testbench(Verilog)

说明:verilog验证平台的使用 很不错 很详细 想具体-verilog verification platform is more like using a very good specific
<guoguo> 在 2025-06-12 上传 | 大小:342kb | 下载:0

[VHDL编程dividerverilogdesign

说明:verilog 分频器设计 偶数分频器和奇数分频器-divider verilog design even and odd divider divider
<lulu> 在 2025-06-12 上传 | 大小:10kb | 下载:0

[VHDL编程New

说明:VHDL Learning book Very Good
<Erick> 在 2025-06-12 上传 | 大小:1.37mb | 下载:0

[VHDL编程EDA

说明:这是EDA上课用的全套课件,是学习eda课程系统的学习资料!-This is a complete set of EDA courseware used in class is learning the system of learning materials eda course!
<danile> 在 2025-06-12 上传 | 大小:14.33mb | 下载:0

[VHDL编程4-16.doc

说明:4-16译码器,用VHDL编写的,可以直接下载到可编程逻辑器件中-4-16 decoder, written with VHDL, can be directly downloaded to the programmable logic device
<bbdbdb> 在 2025-06-12 上传 | 大小:3kb | 下载:0

[VHDL编程EXP12_VGA_img

说明:vga显示图片 读ROM中的数据 通过vga显示在显示器上-vga_color
<杨兔艳> 在 2025-06-12 上传 | 大小:38kb | 下载:0

[VHDL编程jiyuxianxfzmdymqyj

说明:基于VHDL的线性分组码编译码器设计-jiyuVHDLdexianxinfzm
<吴崇禧> 在 2025-06-12 上传 | 大小:204kb | 下载:0

[VHDL编程ImplementationofHighSpeedUpDownConversionFIRFilter

说明:为了对FPGA 的资源占用量最小,以便实现 片上系统(SoC)设计,充分利用了上下变频过程中I,Q 数据流的特点,仅用一套滤波器运算单元分时复用对I,Q 滤波,同时详细研究了滤波器的转置结构和位平面结构对FPGA资源占用量的差别。-Benefiting from the characteristics of I and Q data streams in the converter。 one set of computation units is multiplexed to fil
<cslbetter> 在 2025-06-12 上传 | 大小:168kb | 下载:0

[VHDL编程CPU

说明:基于32位MIPS流水线CPU,由自己独立完成,-Pipelined 32-bit MIPS-based CPU, by themselves independently,
<张朋> 在 2025-06-12 上传 | 大小:7.97mb | 下载:0

[VHDL编程fifo_syn

说明:本源码是用VERILOG实现FIFO的读取,并在实验板上已经验证可以使用-This source is used to achieve FIFO read VERILOG, and the board has been verified in experiments using
<zhao> 在 2025-06-12 上传 | 大小:19kb | 下载:0

[VHDL编程source

说明:本源码是 基于VERILOG的SDRAM的开发与实现 并能实现 刷新,预充电,突发长度为8字节等功能 已验证,可用-The source is based on the SDRAM VERILOG development and implementation and to achieve refresh, precharge, a burst length of 8 bytes and other functions have been verified, the available
<zhao> 在 2025-06-12 上传 | 大小:9kb | 下载:0
« 1 2 ... .46 .47 .48 .49 .50 1551.52 .53 .54 .55 .56 ... 4310 »

源码中国 www.ymcn.org