[VHDL编程] uart

说明：vhdl书写uart代码,经验证功能非常的全.-UART code written in VHDL, experience card features a very wide.
<zjc> 在 2025-12-30 上传 | 大小：396kb | 下载：0

[VHDL编程] Segment1

说明：
<lizhuodong> 在 2025-12-30 上传 | 大小：396kb | 下载：0

[VHDL编程] frequenciometro

说明：Frequencimetro made whit vhdl on quartus work whit clk
<Vinicius> 在 2025-12-30 上传 | 大小：396kb | 下载：0

[VHDL编程] DISPLAYS_FINAL

说明：Program in VHDL. Developed for the spartan 3 kit. It is composed of 4-bit adder, with the result in the display board. It blocks the conversion of binary to BCD and multiplexed displays.
<Paulo> 在 2025-12-30 上传 | 大小：396kb | 下载：0

[VHDL编程] U200810602_ChenYH

说明：fpga 的简单程序 能够检测姓名字母产生不同的信号-fpga simple procedure to detect the signal names of the letters have different
<陈元浩> 在 2025-12-30 上传 | 大小：396kb | 下载：0

[VHDL编程] UART_vhdl

说明：非常经典的VHDL编写的UART软件核，支持8位/16位通信-UART S-Communication
<张立洁> 在 2025-12-30 上传 | 大小：396kb | 下载：0

[VHDL编程] 基于FPGA的LCD1602液晶显示实验

说明：基于FPGA的LCD1602液晶显示实验，可以通过实验箱用相应的XiLinex平台实现对液晶1602的显示，包括汉字和英文
<libo_jay2009@163.com> 在 2013-05-04 上传 | 大小：397kb | 下载：0

[VHDL编程] shuziqiangdaqi

说明：采用fpga的时钟分频制作的简易数字抢答器，可以实现5人左右的抢答效果-Using fpga clock divider made simple digital answering device, you can achieve five or so Responder effect
<阿凡提> 在 2025-12-30 上传 | 大小：397kb | 下载：0

[VHDL编程] 24seconds

说明：24秒倒计时的vhdl程序，采用Max plus -24 seconds countdown vhdl procedures, using Max plus II
<wjk> 在 2025-12-30 上传 | 大小：397kb | 下载：0

[VHDL编程] ISE_lab1

说明：基于Xilinx公司Spartan 3E fpga,实现入门工程的建立，波形仿真，及下载VHDL程序，以及简单门级电路的设计-Based on the Xilinx Spartan 3E fpga, to achieve the establishment introductory engineering, simulation waveforms, and download VHDL procedures, and simple gate-level circuit design
<张雷> 在 2025-12-30 上传 | 大小：397kb | 下载：0

[VHDL编程] a

说明：VHDL编写的一个简单的8位全加器，提供分享-VHDL prepared a simple 8-bit full adder, providing shared
<基哥> 在 2025-12-30 上传 | 大小：397kb | 下载：0

[VHDL编程] spi

说明：用VHDL语言编的SPI接口程序-Using VHDL language is part of SPI interface program. . . . . . . . . . . . . . . . .
<sushuai> 在 2025-12-30 上传 | 大小：397kb | 下载：0