资源列表
[VHDL编程] sync(shipintongbuxinhao)
说明:基于QuartusII环境下以模块化的形式做成的视频复合同步信号。-QuartusII-based environment to create the form of modular composite video sync signal.<邵捷> 在 2025-06-05 上传 | 大小:397kb | 下载:0
[VHDL编程] soc-gr0040-010309
说明:xsoc vhdl verilog risc cpu soc implementation in very liitle cpld or fpga<urga turg> 在 2025-06-05 上传 | 大小:397kb | 下载:0
[VHDL编程] VerilogPreprocessing
说明:使用 Perl语言 ,采用面向对象的编程 (OOP) 方法 ,讨论了一种 Verilog预处理工具的设计.-Using the Perl language, object-oriented programming (OOP) method, discussed the design of a Verilog preprocessing tool.<guoj> 在 2025-06-05 上传 | 大小:398kb | 下载:0
[VHDL编程] 32mips-cpu
说明:基于32为MIPS指令设计的cpu,32 for the MIPS instruction based on the design of the cpu-32 for the MIPS instruction based on the design of the cpu<罗宾> 在 2025-06-05 上传 | 大小:398kb | 下载:0
[VHDL编程] sdram_vhd_134
说明:Design Descr iption: The SDRAM controller is designed for a Virtex device. It s simulated with Micron SDRAM models. The design is verified with backannotated simulation at 125MHz. For a full functional descr iption see Application Note 134: h<shangdawei> 在 2025-06-05 上传 | 大小:398kb | 下载:0
[VHDL编程] Clk50M_div_1HZ
说明:FPGA的分频功能,从50M到1Hz,FPGA的分频功能,从50M到1Hz-FPGA- divide function from 50M to 1Hz , the FPGA divide function from 50M to 1Hz<liangdong> 在 2025-06-05 上传 | 大小:398kb | 下载:0
[VHDL编程] LCD1602_vhdl
说明:基于ALTERA的CPLD 的LCD1602的实验,实现液晶屏显示简单字符-LCD screen displays a simple character based on ALTERA CPLD the LCD1602 of experiments to achieve<lianglaing> 在 2025-06-05 上传 | 大小:398kb | 下载:0
[VHDL编程] mc8051_design
说明:使用VHDL语言,实现C8051 IP Core(Use VHDL, Realize C8051 IP Core)<飞雪漫天 > 在 2025-06-05 上传 | 大小:398kb | 下载:0
[VHDL编程] AD6.9常用元器件封装库
说明:pcb常用原件库,常用不常用,ad9和ad6使用的解压。啊就看大家都发(PCB common original libraryCB commonly used original library, commonly used not commonly used, Ad9 and AD6 use decompression. Oh, just look at everyone)<反对 > 在 2025-06-05 上传 | 大小:398kb | 下载:0