[VHDL编程] simple_divider

说明：自己写的一个除法器，网上多是同一个 繁杂难看明白 自己就写了个简单的 并且很容易看懂-Write a except time-multiplier, online is a multifarious ugly understand oneself write a simple and easy to understand
<阿杜> 在 2025-12-30 上传 | 大小：400kb | 下载：0

[VHDL编程] verilog_PLL

说明：verilog 写的硬件 pll 锁相环实现-verilog to pll
<王亮> 在 2025-12-30 上传 | 大小：400kb | 下载：0

[VHDL编程] POC

说明：用VHDL语言设计的poc （并行输出控制器） 用法：中断模式 和 查询模式-Using VHDL language design poc (parallel output controller) Usage: interrupt mode and query mode
<束佳云> 在 2025-12-30 上传 | 大小：400kb | 下载：0

[VHDL编程] alu8bit

说明：it implement alu for 8 bit addition,subtraction,and ,or, left shift without overflow support and simulate it in modelsim
<sa> 在 2025-12-30 上传 | 大小：400kb | 下载：0

[VHDL编程] Viterbi_check

说明：It is a verilog code for viterbi decoding with trellis diagram
<Murthy> 在 2025-12-30 上传 | 大小：400kb | 下载：0

[VHDL编程] liangzhu

说明：用Verilog语言编写梁祝歌曲，用quartus编译文件-Butterfly Lovers with Verilog language songs, compiled files with quartus
<成语> 在 2025-12-30 上传 | 大小：400kb | 下载：0

[VHDL编程] hanming

说明：产生m序列作为输入信号，能够实现(7,4)汉明码编码和译码功能。同时，还有加噪模块。 在QuartusII工作环境下使用-M sequence generated as the input signal, can be achieved (7,4) hamming code encoding and decoding functions. There are also additional noise modules. Working environments in the QuartusI
<张婕> 在 2025-12-30 上传 | 大小：400kb | 下载：0

[VHDL编程] digtal_clock

说明：基于FPGA的24时制数字电子钟，设置时间，实现整点报时和闹钟功能。-FPGA-based 24-hour digital clock, set time, bring the whole point timekeeping and alarm functions.
<ben> 在 2025-12-30 上传 | 大小：400kb | 下载：0

[VHDL编程] mem_test

说明：ROM存储器的Verilog测试程序，希望对大家有帮助！-ROM memory of the Verilog test program, we want to help!
<sun pei> 在 2025-12-30 上传 | 大小：400kb | 下载：0

[VHDL编程] fpga_bottom

说明：fpga 按键编程技巧 一键脉冲型，单键复用等按键的编程方法-fpga programming skills a key pulse button type, one-touch key programming reuse methods such as
<苟黎明> 在 2025-12-30 上传 | 大小：400kb | 下载：0

[VHDL编程] pll

说明：由锁相环改变时钟，希望能帮助到大家，同时也希望大家多指教-Changed by the PLL clock, hoping to help to you, but I hope you teach more
<fengyang> 在 2025-12-30 上传 | 大小：400kb | 下载：0

[VHDL编程] s22_DCT

说明：这是一个DCT变换的VERILOG代码，欢迎下载-This is a code of DCT transformation in verilog ,welcome to download!
<lipeng> 在 2025-12-30 上传 | 大小：400kb | 下载：0