[VHDL编程] VHDLcontrolCurentmotor

说明：VHDL设计直流电机的典型例子，适合教学或自学案例-VHDL design Motor typical example, for teaching or self-Case
<xufeng> 在 2025-06-08 上传 | 大小：2kb | 下载：0

[VHDL编程] VHDLdesignGame

说明：用VHDl设计一个小游戏的例子，适合教学或自学使用-VHDl design with a small example of the game, suitable for use or self-teaching
<xufeng> 在 2025-06-08 上传 | 大小：5kb | 下载：0

[VHDL编程] VHDLdesignURA

说明：用VHDL编写的URAT程序，适合教学或自学使用-VHDL URAT prepared by the procedures for the use of teaching or self-
<xufeng> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] jiaotongdengcodes

说明：实例制作的一个有关交通灯的VHDL代码，从各模块到顶层文件的代码一一列出，详细周到，附带仿真波形图和芯片管脚锁定的相关内容，绝对物超所值。-produced an example of the traffic light VHDL code, from the module to the top of the document sets out a code on January 1, thoughtful details, fringe simulation waveform map and
<潘世雄> 在 2025-06-08 上传 | 大小：148kb | 下载：0

[VHDL编程] PWMnios

说明：niosPWM可以在SOPC builder中实现PWM功能的自定制，通过PWM口可实现对电机的调速。-niosPWM SOPC builder can achieve PWM function of customized, PWM through the mouth can be realized right motor speed control.
<yzhuai> 在 2025-06-08 上传 | 大小：26kb | 下载：0

[VHDL编程] liangzhu

说明：基于max—plus2开发环境，设计的《梁祝》演奏曲-based max-plus2 development environment, the design of the "Butterfly Lovers" concert song
<唐天> 在 2025-06-08 上传 | 大小：438kb | 下载：0

[VHDL编程] syn_fifo

说明：同步FIFO的verilog编码 -synchronous FIFO verilog coding synchronous FIFO verilog Synchronous Code FI FOR the verilog coding synchronous FIFO verilog coding
<> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] sourceIIR6

说明：IIR 六阶数字滤波器的 VHD L 描述-six-IIR Digital Filter Volume L Descr iption
<songbo> 在 2025-06-08 上传 | 大小：750kb | 下载：0

[VHDL编程] modelsim_guide_cn

说明：modelsim操作指导 很适合入门 有实例-modelsim operation guidance is very suitable example of a portal
<大师> 在 2025-06-08 上传 | 大小：334kb | 下载：0

[VHDL编程] 03034

说明：verilog中的一个不用状态机和决断函数就可以实现多重函数赋值的例子，希望对你用帮助。-verilog of a state machine and no decisive function could achieve multiple functions assigned to the case, you want to help.
<记记> 在 2025-06-08 上传 | 大小：270kb | 下载：0

[VHDL编程] fir_test01

说明：在quartus ii 环境下，用VHDL语言编写的基于ALTERA 的IP核的FIR低通滤波器。 -In quartus ii environment, using VHDL language ALTERA FIR IP core based on the low-pass filter.
<xuegamgma> 在 2025-06-08 上传 | 大小：1.44mb | 下载：0

[VHDL编程] Cepin

说明：使用FPGA编程器件，实现实时测频功能，语言简单-Frequency measurement
<Mr Wang> 在 2025-06-08 上传 | 大小：5.82mb | 下载：0