[VHDL编程] key_test

说明：Verilog写的案件扫描程序，用xilinx ise5.2-Scanner written in Verilog case, with xilinx ise5.2
<杜帮胜> 在 2025-06-06 上传 | 大小：2kb | 下载：0

[VHDL编程] S7_PS2_RS232

说明：键盘+rs232通信,可以实现按键的通信-ps2+rs232
<chc> 在 2025-06-06 上传 | 大小：1.67mb | 下载：0

[VHDL编程] ov6620_VGA

说明：可以实现数字摄像头的输入，在一般液晶上显示-ov6620+vga
<chc> 在 2025-06-06 上传 | 大小：3.34mb | 下载：0

[VHDL编程] SASA

说明：串口程序，一共有四个模块名，波特率为1，包括接受，发送模块-Serial program, a total of four module name, the baud rate is 1, including the acceptance, sending module
<wu> 在 2025-06-06 上传 | 大小：535kb | 下载：0

[VHDL编程] clock

说明：时钟程序，实现ISM电路板自动产生时钟，是某大学的VHDL实验-Clock program to realize the clock automatically generated ISM board, VHDL is a university experiment
<wu> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA

说明：本文采用FPGA来模拟实际的乒乓球游戏。本设计是基于Altera 公司的FPGA Cyclone II 芯片EP2C35 的基础上实现，运用Verilog HDL 语言编程，Quartus II 软件上进行编译、仿真，最终在Altera 公司的DE2 开发板上成功实现下载和调试-In this paper, FPGA to simulate the actual tennis game. The design is based on Altera' s FPGA Cyclone II EP
<李丽> 在 2025-06-06 上传 | 大小：179kb | 下载：0

[VHDL编程] 54764716

说明：乘法电路，vhdl写的。用于VHDL基础学习-multiply
<方婧华> 在 2025-06-06 上传 | 大小：3kb | 下载：0

[VHDL编程] ug230

说明：sparten 3E板子的各个模块的功能说明。-sparten 3E board function of each module descr iption.
<邓民明> 在 2025-06-06 上传 | 大小：6.89mb | 下载：0

[VHDL编程] fa0fdm

说明：这是很有用的VHDL和VERILOG 的源代码，我是买过的来的，觉得太有用了，特此共享，对于学习OFDM的人来说，是太难得了！-This is useful VHDL and VERILOG source code, I bought in the past, I feel so useful, and hereby share, for the people who study and OFDM, is too hard won!
<何渊泽> 在 2025-06-06 上传 | 大小：1.57mb | 下载：0

[VHDL编程] fpu_div

说明：verilog code floating point division
<Nikhil> 在 2025-06-06 上传 | 大小：2kb | 下载：0

[VHDL编程] fpu_sub

说明：verilog code floating point subtraction
<Nikhil> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] bistable_applications_sim

说明：the file contains some important applications with bistable used in integrated digital circuits
<alina> 在 2025-06-06 上传 | 大小：463kb | 下载：0