资源列表

« 1 2 ... .10 .11 .12 .13 .14 1615.16 .17 .18 .19 .20 ... 4310 »

[VHDL编程Process_-FPGA_2

说明:this document contain many methods of controling a process using fpga, the major exempl is the process trainer pt326
<skan> 在 2025-06-07 上传 | 大小:16.13mb | 下载:0

[VHDL编程I2C

说明:i2c的通信协议,中英文都有,版本是V2.1-i2c communication protocol, the English have version V2.1
<wxf> 在 2025-06-07 上传 | 大小:1.01mb | 下载:0

[VHDL编程mode1_master

说明:UART0 模式1主机程序TX0线为P0.0,RX0线为P0.1,TX0采用T2为波特率产生源,RX0采用T1为波特率产生源-UART0 mode, a host program TX0 line for the P0.0, the RX0 line for P0.1 obtained, TX0 as using T2 generation source for the baud rate, RX0 uses T1 for baud rate generator source
<静儿> 在 2025-06-07 上传 | 大小:1kb | 下载:0

[VHDL编程Mux

说明:designing of multiplexer using vhdl language
<sriramgopal> 在 2025-06-07 上传 | 大小:1kb | 下载:0

[VHDL编程exp5

说明:二路选择器有两个输入端口int1和int2,一个输出端口pout,还有控制端口cnt1.-Two way selector having two input ports of INT1 and INT2, an output port and control port pout, cnt1.
<sking> 在 2025-06-07 上传 | 大小:78kb | 下载:0

[VHDL编程exp6

说明:寄存器,收一个时钟控制,只有在时钟的上升沿才进行操作。-Register, receive a clock control, only at the rising edge of the clock before operation.
<sking> 在 2025-06-07 上传 | 大小:4kb | 下载:0

[VHDL编程RS232-bus-protocol

说明:有fpga VHDL原程序 锁脚文件 及下载文件 ,及uart通信协议-Fpga the VHDL program locks the foot of the original files and download files, and uart communication protocol
<吴信松> 在 2025-06-07 上传 | 大小:338kb | 下载:0

[VHDL编程BaudRate_VHDL

说明:Many frequency generator, any baud rate generator
<浪子> 在 2025-06-07 上传 | 大小:57kb | 下载:0

[VHDL编程VGA-Monitor-Controller

说明:this is about vga controller on fpga,thanks
<dung> 在 2025-06-07 上传 | 大小:163kb | 下载:0

[VHDL编程mul8

说明:designing of 8 bit mulitiplier using verilog code
<sriramgopal> 在 2025-06-07 上传 | 大小:1kb | 下载:0

[VHDL编程State-machine-

说明:FPGA设计资料,新手入门资料,,状态机设计,-FPGA design
<liu> 在 2025-06-07 上传 | 大小:112kb | 下载:0

[VHDL编程Designing-Safe(VHDL)-

说明:FPGA学习资料,新手入门资料,VHDL-FPGA design
<liu> 在 2025-06-07 上传 | 大小:213kb | 下载:0
« 1 2 ... .10 .11 .12 .13 .14 1615.16 .17 .18 .19 .20 ... 4310 »

源码中国 www.ymcn.org